|
1. 실험 개요
MOSFET은 전계 효과(field effect)를 이용하여 전류가 흐르는 소자이며, 전하를 공급하는 소오스 단자, 전하를 받아들이는 드레인 단자, 전류의 양을 조절하는 게이트 단자, 기판의 역할을 하는 바디 단자로 구성되어 있다. 게이트 전
|
|
|
1. 실험 개요
- 차동 증폭 회로(differential amplifier)는 출력이 단일한 단일 증폭 회로(singe-ended amplifier)에 비하여 노이즈와 간섭에 의한 영향이 적고, 바이패스(bypass) 및 커플링(coupling) 커패시터를 사용하지 않고도 증폭 회로를 바이어싱하거나 다
|
|
|
9-3]에 기록하시오.
- 예비 보고서 때와는 다르게 RD 저항을 short 시키지 않고 100ohm의 값을 주어서 실험을 진행하였다. 다음의 회로는 브레드 보드에 구성한 본 실험의 회로도의 모습이다. 1. 실험 과정 및 결과
2. 실험 결론 및 분석●고찰
|
|
|
2V/V 이상의 전압 이득을 갖는 차동 증폭 회로를 설계하시오.
- 실험을 시작하기 앞서서 사용할 저항들의 실제 측정값들을 멀티미터를 통해서 측정해보았다.
그 모습은 다음과 같았다. 1. 실험 과정 및 결과
2. 실험 결론 및 분석●고찰
|
|
|
실험 결론 및 분석●고찰
(6) 능동 부하 차동 증폭 회로를 구성하고, 공통 모드 전압 이득을 구한다. 공통 모드 전압 이득을 구하기 위해서 두 입력을 공통 모드 전압에 묶고 사인파 10kHz을 입력한 후, 주파수를 바꾸면서 출력을 측정하여 이득
|
|
|
1. 실험 과정 및 결과
◎ 사용한 기자재 및 부품 : DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 브레드 보드, 전선, 2.4kohm 저항 1개, 22kohm 저항 2개 등.
- 실험을 시작하기 앞서서 사용할 저항들의 실제 측정
|
|
|
016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회로
024. 능
|
|
|
회로를 구성한 후 저항기 측정 실험에서는 미지의 저항값의 측정 범위를 조작할 수 있는 실험이다. 이것은 라는 식에서부터 과 의 비율을 달리함으로써 조절할 수 있다.
즉, 미지의 저항의 측정범위가 30㏀이므로 의 값을 1㏀으로 하고 의 값을
|
|
|
회로
두번째 회로의 컬렉터 귀환 바이어스 회로를 앞선 실험 9의 고정 바이어스와 비교한다면, 전자에서 베이스 저항은 고정 전압 V_CC에 연결된 것이 아니라 트랜지스터의 컬렉터 단자에 연결되어 있다. 그러므로 컬렉터 귀환 구조에서 베이
|
|
|
BJT와 같이 접합 전계효과 트랜지스터(JFET)은 차단, 포화, 선형의 세 가지 영역에서 동작한다. JFET의 물리적 특성과 JFET에 연결된 외부회로가 동작 영역을 결정한다. 이 실험에서는 JFET의 주어진 회로 규격들에 부합하여 선형 영역에서 동작하도
|
|
메뉴펼치기
