|
100이고 동상전압이득이 0.001이면 동상신호제거는 얼마인가?
(a) 40dB(b) 60dB
(c) 80dB(d) 100dB
⇒ CMR(dB)=20log( Av(d) / Acm ) 으로 즉 20log(100/0.001) = 100dB이 나온다.
5. 그림 28-1의 회로에서 동상신호제거비가 100,000:1이고 첨두간 입력전압이 10V일 때, 첨두간
|
|
|
실험 회로에서 전체 전류 I 는 가지 전류( I1, I2, I3)로 나누어
졌다가 직류 전원의 [-]극으로 합류한다. 따라서 I = I1+I2+I3 의 관계가 성립
될 것이다. [ 표 5-3 ]의 전류 측정 결과에서 I = I1+I2+I3 의 관계가 성립됨 을 보여라.
→ [표 5-3]에서 전류 측
|
|
|
실험. Timer LM555실험 : 비안정 바이브레이터
1.Orcad 결과
< RA = 4.7k , RB = 4.7k 일때 >
-회로-
-파형-
< RA = 4.7k , RB = 2.35k 일때 >
-회로-
-파형-
< RA = 4.7k , RB = 9.4k 일때 >
-회로-
-파형-
< Astable operation (비안정 발진 동작)>
-회로-
-파형-
2.
|
|
|
내부저항 같이 엄청 미세한 영향은 배제하면
결과적으로 실험결과는 만족스럽게 잘 나왔다. 이것을 활용하여 다른 로직인 AND, OR, NAND등 여러가지를 구성하는 방법도 생각해 보면 좋을듯하다 1. 실험회로
2. 실험결과
3. 결론 및 토의
|
|
|
1id=11&dirId=1118&docId=150345196&qb=Ymp0IOuyoOydtOyKpCDsoITrpZg=&enc=utf8§ion=kin&rank=1&search_sort=0&spq=0&pid=g93czF5Y7uGsstbRaB0ssc--352089&sid=T93Hzkyd3U8AABGUCm4
Harry's_Lab, LED 정격, http://harrys.co.kr/blog/lab/51 1. 개요
2. 작동 구상
3. 회로도
4. 작동원리
5. 사용기기
6. 고
|
|
|
것입니다. 또한 몇몇 소자들을 사용할 때, 전압의 범위를 실수로 너무 높은 값을 주어서 소자에 문제가 생겼을 경우도 있었을 것입니다. 이러한 이유들 때문에 약간의 오류가 발생했었을 것이라고 생각됩니다. 1. 실험
2. 비고 및 고찰
|
|
|
결과를 확인할 수 있었습니다. 또한 순방향에서의 Early 전압인 VAF를 식 을 이용하여 구할 수 있었습니다.
세 번째 실험에서는 첫 번째 실험과 유사한 실험이지만, 역방향을 주는 것만 다른 실험이었습니다. 1번 실험처럼 실험을 통해 전류이득
|
|
|
회로의 비교기와 적분기부분을 지나는 부분의 출력파형을 오실로스코프로 확인하였을 때 그 결과 값이 정현파, 구형파, 삼각파 순서로 변화하는 모습을 보고, 원리를 확인하는 과정이 되었습니다. 1. 실험 결과
2. 고찰
3. 비고 및 고찰
|
|
|
전자통신연구회 편, 『전자통신기초실험』, 도서출판 상학당, 2009, pp43-47.
네이버 백과, 검색어|등가회로, http://100.naver.com/100.nhn?docid=52029
네이버 지식인, 답변자|angelo83, 답변일자|2007.10.04, http://kin.naver.com/detail/detail.php?d1id=11&dir_id=110209&docid=46922
|
|
|
음수 volt를 나타내주기 때문이다. 또 두 번째 실험에서도 탄소막대저항을 사용했기 때문에 오차가 생길 수 있다.
3. 참고문헌
전자통신연구회 편, 『전자통신기초실험』, 도서출판 상학당, 2009, pp81-82. 1. 브리지 회로
2. 고찰
3. 참고문헌
|
|
메뉴펼치기
