|
3. JK Flip-flop 진리표
5. 고찰
기본적인 기억소자인 SR 플립플롭과 이것을 개량한 JK 플립플롭을 구성해 보았다. 플립플롭의 종류는 이외에도 여러 종류가 있으나, 이번 실험에서는 NAND Gate와 NOR Gate로 구성된 SR 플립플롭과 JK 플립플롭을 구성하여
|
|
|
부문에 대해 고민해보고, 직접 회로를 구성하여 그 기능과 작동원리를 이해하여, 실제 문제에 있어서의 적용 가능성을 확인해보는 것만으로도 이번 실험의 의미는 있었다고 생각한다. 1. 실험목적
2. 실험이론
3. 실험결과
4. 고찰
|
|
|
고체형상기술을 더욱 발전시키는 것이 미래의 CAD기술 발전을 위해 필수적이라고 할 수 있겠다.
참고자료 : CAD CAM 초보지식 (대한기계학회지 제32권 2호 134∼145쪽. 김재정 著, 1992年) 1. 실험의 개요 및 과정
2. 실험소감
3. About CAD/CAM
|
|
|
324(mm)
(70GPa에서 147N)
하중작용점 변위: 0.48971(mm)
6. 해석 및 고찰
-> 우리는 실험을 수행하기에 앞서 시편이 프레임에 양단고정으로 지지되어있을 것으로 예상하였다. 아치형 시편의 양단 모두 프레임에 고정된 상태이라고 가정하였다. 이론
|
|
|
실험이 아니라 실험조원 모두가 참여하는 실험이 될 수 있었다. 각자 역할을 맡아 수행한 내용은 아래와 같다.
성 명
수 행 내 용
실 험 자 1
캔 제조사와 접촉, 재질 자료 조사
실 험 자 2
스트레인 측정, 콜라 구입
실 험 자 3
캔 오픈, 스트레인
|
|
|
30KHz
100KHz
3.2. log-log 그래프에 를 축으로 하여 그려라. 단 데이터 점으로 100Hz, 300Hz, 1kHz,3kHz, 10kHz, 30kHz, 및 100kHz를 반드시 포함시킬 것. 그리고 그림에 cutoff 주파수 지점을 표시하라.
Hz
(2)
100Hz :
300Hz :
1KHz :
3KHz :
10KHz :
30KHz :
100KHz : 1. 실험
|
|
|
3. 문제풀이
3.1 [그림 7-2]의 회로에 중첩의 원리를 적용하여, V, V, V와 I, I, I를 각각 구하라, 이를 위해 전원 V가 단락되었을 때와 전원 V이 단락되었을 때의 회로를 각각 구하라.
3.2 [그림 7-3]의 회로에 대해 3.1를 반복하라. 1. 실험 목적
2. 관
|
|
|
3. 실험 결과
LPF, HPF, BPF 설계모습
LPF
저항
캐패시터
인덕터
첨두치
파형
HPF
저항
커패시터
인덕터
첨두치
파형
BPF
저항
캐패시터
인덕터
파형
(3.0KHz)
첨두치
2.79KHz에서 2.40V
파형
(4.5KHz)
첨두치
4.5KHz에서 3.42V 0.707 = 2.42V
파형
(6.0KHz)
첨두치
6.28K
|
|
|
실험 5.3에서 5로 실험했을 때의 실험값을 이용하면 (1.72) = (1.01)+(0.71) 가 성립됨을 알 수 있다. 이 실험은 오차0으로 결과값이 만족스러운 실험이었고 구간과 , 두 구간의 합이 들어온 총 전류값과 같다는 사실 또한 알 수 있었다.
저항의 전압
|
|
|
ct=Log&logNo=110003143540
http://blog.naver.com/nanomate.do?Redirect=Log&logNo=110003143609
http://kin.naver.com/db/detail.php?d1id=11&dir_id=110204&eid=RN2vkWtI5j7ACb3SanJ2CSlLDJryzDQ1&qb=SFBMQw== 1.실험목적
2.이론
3.실험방법
|
|
메뉴펼치기
