|
회로 구성 외에도 특히 저항과 멀티미터를 직렬로 연결하는 것이 아직도 미숙한 것이 회로에는 문제가 없음에도 불구하고 측정하는 것에서 실수를 하게 되어 잘못된 곳을 측정하여 이상한 결과 값이 나오게 된 것 같습니다. 다음 실험에서는
|
|
|
1.00[V], 전류 제한 값이 0.200[A]가 되도록 조정하라. <그림 7.17>의 회로를 구성한 후 고정저항 또는 가변저항을 이용하여 값을 1, 3.3, 10, 30, 50, 60, 70, 80, 90, 100, [] 로 할 경우 전류 과 을 측정하라. 실험목적
실험이론
실험준비물
실험
|
|
|
얻을 수 있는 호l로를 구성하려한다. 여기에 필요한 커패시턴스와 인덕턴스를 구하라. 또 입력 주파수가 바뀌었을 때 회로에 미치는 영향을 설명하라.
⇒ 전압이득 G = ,
인피던스
, =5 실험목적
실험준비물
예비과제
설계 및 고찰
|
|
|
실험목적
실험준비물
예비과제
실험 (홀수 번 실험 시뮬레이션)
설계 및 고찰
|
|
|
비고 및 고찰
실험 1은 ROM을 논리소자들을 이용하여 만들어 보는 실험이었습니다. 실험 1의 회로는 SW1~4에 따라서 저장되어 있는 데이터가 출력되는 회로입니다. 이 실험은 스위치를 동작시키지 않은 상태에서의 기본 값은 입력된 값인 A~H에
|
|
|
속도의 변환이 요구 되는 시스템에 주로 사용된다. 영상이나 레이더의 같은 경우에는 빠른 데이터 처리를 필요로 하기 때문에 이러한 D/A 변환기의 쓰임이 더욱더 중요하게 된다. 실험목적
실험준비물
예비과제
실험
설계 및 고찰
|
|
|
으로 회로가 너무 복잡해서 회로를 구성하는데 시간이 오래 걸리고 오류도 많이 발생하였습니다. 특히 브레드보드에 문제가 있는 부분에서 실험을 하기도 했고 파워서플라이와 연결하는 선에 문제가 있어서 결과가 제대로 나타나지 않는 오
|
|
|
결과, 실험 (2)와 실험 (3) 모두 위상차 값은 90이고, 역률은 0이 되는 것을 확인할 수 있었습니다.
실험에서 무시할 수 있을 정도의 작은 오차가 발생했는데, 이 오차의 원인은 회로의 임피던스가 증가하고, Z에서 소모되는 전력이 증가하게 되었
|
|
|
실험이었습니다. D 플립플롭은 D 래치에 CLK (clock)이 있다는 것이라고 생각할 수 있습니다. 이 회로는 처음 D입력이 0일 때, 변화하는 CLK 값에 따라 달라지는 Q값을 관찰하고, D입력이 1일 경우에 대해서도 변화하는 결과 값을 고려하여 진리표를
|
|
|
회로에서 정현파 대신에 5[VPP] 50[kHz]의 펄스 파형을 인가하고, 펄스의 상승 시간과 하강 시간을 측정하라.
⇒ CH1 상승 시간 : 26.21ns, 하강 시간 : 27.14ns
CH2 상승 시간 : 5.600, 하강 시간 : 5.640
⇒ 대략적인 위상 90 실험목적
실험이론
예비 과
|
|
메뉴펼치기
