|
, 저항자체 의 오차범위 때문에 약간의 오차가 발생했을것이다. 또한 전선이나 다른 장치들에 의한 오차등 외부적 요인으로 인해 오차가 발생했을수도 있었다. 1.실험목적
2.실험원리
3.기구밎장치도
4.실험방법
5.결과
6.고찰
|
|
|
각 실험에 관련된 회로도와 실험 결과표와 사진
Flip - Flop 에서는 RC, D, jk Flip-Flop 에 관한 실험 회로도와 사진, 결과표
오실로스코프에 나타난 파형과 파형의 이해
가산기에서는 반가산기, 전가산기, 2-bit 병렬 가산기 에 관한 실험 회로도와
|
|
|
회로는 4비트 이진병렬가산기 2개를 이용해 구성된 BCD 가산기이다. 더해지는 두 수(BCD)를 나타내는 INPUT 소자 A4∼A1과 B4∼B1을 클릭하여 각각 A와 B에 0∼9 값을 입력하면서 출력 K5와 Z4∼Z1에 BCD 수로 결과가 출력되는지 확인하라.
그림 8에는 가
|
|
|
High가 출력되어야 하므로, 그대로 값이 High이 출력된다. 그리고 J에 High를 입력시켜주면 의 값이 Low로 변하게 된다. J,K에 모두 입력을 가해주면 토글이 발생하여 보수가 출력된다. 1. 실험 이론
2. 실험 방법
3. 문제
4. 시뮬레이션 및 고찰
|
|
|
결과를 나타내는 것을 확인하였고 그것을 통한 분석과 다른 조원의 도움으로 실험을 분석하였다.
1. 제목
1) 실험1. A급 음성 증폭기
2) 실험2: 푸시풀 전력 증폭기
2. PSPICE Simulation
1) 실험1
회로의 전류(111mA)
스피커 전압(885mV)
분석 : 회로의 전
|
|
|
때문에 그만큼의 저항들이 생겨나 오차가 상대적으로 많이 발생할 수 도 있었던 실험인데 실험목적에 벗어나지 않는 범위의 오차로 측정되어서 만족할 만한 실험 이였다. 실험 결과 Data 및 계산값
질문사항 및 손가락 질문
결과 및 토의
|
|
|
회로를 직접 눈으로 확인해 보니 지금까지는 매우 추상적으로 느껴졌던 개념이 현실적으로 다가오게 되어서 더욱 의미가 있었던 것 같다. 예비레포트에서 예상했던 대로 깔끔한 결과를 얻어낼 수 있어서 만족스럽다.
조교님 이번 실습도 늦
|
|
|
회로 구성(C=0.01μF)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
능동 저역 통과 필터 차단 주파수 :
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 주파수, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 전압이득이 0.707의 값을 가
|
|
|
임하지 못하고 빨리 끝내야겠다는 생각만하여, 예비보고서를 작성할 때 어떤 부분에 좀 더 신경 써서 실험을 해야겠다고 생각했던 부분을 하나도 생각하지 못한 체 실험에 임한 것이 많이 아쉬웠던 실험이다. 1. 실험 결과
2. 고찰
|
|
|
회로 설계 해보기
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
0
0
1
10
1
1
0
1
∴
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
0
0
1
10
0
0
0
0
∴
00
01
11
10
00
0
0
0
1
01
0
0
0
0
11
0
0
0
1
10
0
0
0
1
∴
00
01
11
10
00
0
1
0
0
01
0
0
0
0
11
0
0
0
0
10
0
1
0
0
∴ ■ 실험 목표
■ 사용 부품
■
|
|
메뉴펼치기
