|
실험에 의해 얻어진 공진주파수의 값이 상당한 차이를 보였다. (오차:42.33%)
이는 조교님의 말씀대로 정확한 요인은 밝혀지지는 않았지만 각종실험계기들의 노후와 오류로 인해 발생되어진 것으로 추측된다.
이번 실험을 통해 RLC 병렬회로에
|
|
|
회로 P-spice 시뮬레이션 수행 결과
회로도 )
조건) Start Freq :10Hz , End : 2000kHz , Points : 10001
시뮬레이션 결과 )
# log scale로 변환하지 않은 값
# x 축 log scale로 변환한 값
조건) Start Freq :10Hz , End : 50000kHz , Points : 10001
시뮬레이션 결과 )
# log scale로 변환
|
|
|
때보다 출력의 값이 작아질 것이다.
즉, 강의노트에 제시된 바와 같이
<그림4. RLC 병렬공진회로의 주파수 응답>
이와 같은 형태를 띄게 될 것이다. 실험 목적
실험계획:
실험예상:
4) RLC 공진회로
실험계획:
실험예상:
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
포함된 병렬 공진된 회로의 경우, 이 R은 C의 유전체 저항이라 고려하면 유전체 저항이 클수록 C는 우수한 것이므로 병렬공진회로에서 Q는 C의 품질을 나타낸다고 볼 수 있다. 그러나 이것은 이상적인 회로에 한정된다.
Q를 이용하여 각 소자에
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
병렬회로의 전류, 전압 특성을 이해하는 회로로 실험을 통해 알수 있듯이 전류와 전압관계는 선형적으로 비례하며, 직 병렬회로에 의해 합성저항을 구할 수 있다는 것을 알 수 있다. 각 부분 전압, 전류를 구하여 분압, 분류의 원리를 이해한
|
|
|
회로를 측정 하려고 할때, 전류가 서로 같게 안나오는 문제 때문에 상당히 시간을 소비했다. 기어코 조교 선생님이 다른 조의 그래프를 이용하라고 해서 다행히 끝낼 수 있었다.
하지만 실험 결과를 써보니 처음에 순조 러웠다고 생각한 실
|
|
|
실험을 하면 된다. 그러나 결과 값을 보면 R-L 회로와는 차이가 있다. 주파수가 아무리 변해도 전압은 변하지 않는 것이다.
마지막에는 R, L, C를 모두 연결한다. 실험을 하면 R-L 회로와 비슷한 값이 나온다. 이것은 R이 커질수록 L은 작아지고 C
|
|
|
된다.
실험기기
테스터, 오실로스코프, 함수발생기, 교류전압계, 교류전류계
만능기판, 만능기판용 전선, 스트리퍼
저항 220 , 470 , 1.5k 1 . 개요
2. 실제의 공진회로
2-1 직렬회로
2-2 병렬회로
2-3 병렬공진회로
3. 실험기기
|
|
메뉴펼치기
