|
푸시-풀 증폭기 결과보고서
목차
1. 실험목적
2. 기초이론
3. 실험부품 및 장비
4. 실험방법 (실험회로, 실험과정 찍은 사진 모두 첨부)
5. Pspice 시뮬레이션 (시뮬레이션 회로, 결과 분석)
6. 실험결과 및 분석
7. 토의 및 질문
1.
|
|
|
회로망의 가지전압
Applied
10
328
467
1.457k
3.27k
1.18k
※ 직-병렬 회로 설계
회로설계를 위한 전압 전류 저항 값
사용되어진 저항
V
U
10V
5mA
2kΩ
560
4.7k
1.2k
470
회로 설계 후 측정한 전압, 전류, 저항값
V Applied
10V
1.99mA
1.984k
실험결론
이번실험은 직렬
|
|
|
결과
예제회로에서 보듯이 Vref의 값인 3V가 출력된다.
11-6 테브난, 노턴 등가회로
(1) 실험회로
□ 회로개요
임의의 한 회로에 대해 테브난 등가회로와 노턴 등가회로를 동시에 구성하여 동일한 부하에 대한 결과치가 같음을 보기 위한 회로이
|
|
|
실험과정 Pspice로 구현
인덕터 전류=1.59mA
13.8mA
= 14.6mA
5.23mA
13.15mA
실험 54. 병렬공진회로의 특성
1. 실험 목적
(1) 병렬 RLC회로의 공진주파수를 실험적으로 결정한다.
(2) 병렬 RLC회로의 공진주파수에서 임피던스 및 전류를 측정한다.
(3) 병렬 RLC회
|
|
|
서적 :
전기전자 기초실험(청문각)
Fundamentals of Electric circuits
회로이론 -6th Editio (Engineering Circuit Analysis 번역판)
http://blog.naver.com/josm3123/ 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
회로의 임피던스
실험 54. 병렬공진회로의 특성
실험 51. 병렬 RLC회로의 임피던스
1. 실험 목적
(1) R, L, C가 병렬 연결된 회로의 임피던스를 실험적으로 결정한다.
2. 실험과정 Pspice로 구현
인덕터 전류=1.59mA
13.8mA
= 14.6mA
5.23mA
13.15mA
3. 실험 결과
|
|
|
실험 51. 병렬 RLC회로의 임피던스
실험 54. 병렬공진회로의 특성
분반 :
성명 :
학번 :
실험일:
실험 51. 병렬 RLC회로의 임피던스
1. 실험 결과
표 51-1. 병렬 RLC회로의 임피던스 결정
Applied Voltage V,
Resistor Current and Phase ,
Inductor Current and Phase ,
Ca
|
|
|
실험 기구 및 재료
※ 브레드 보드
※ 브레드 보드 사용법
※ 코일
※ 콘덴서
◇ 실험방법
◎ R-L-C 회로
◎ R-L 회로
◎ R-C 회로
<<결과 레포트>>
◇ 측정값
직렬회로
병렬회로
◇ 실험결과
◇ 질문 및 토의
◇ 결
|
|
|
병렬회로가 증가함으로서 전류가 흐를 수 있는 경로가 증가하여 회로의 전도성을 증가시키기 때문이다. 그 결과 병렬회로 전체의 저항은 병렬로 연결된 어느 저항보다도 적은 값을 가지게 된다.
R = R1*R2/R1+R2
실험4
(1) 저항 R1-R3-R4의 루프를
|
|
|
정류회로를 Spice로 구성하고 입력 주기함수가 8V, 60Hz에 대해 DC 출력 전압을 구하시오. 예상한 결과를 얻는지 검토하시오.
=>
시뮬레이션의 결과 로,
약 1.1V의 오차가 발생하였다. 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 예비실험
|
|
메뉴펼치기
