|
. 이것은 계산치 IL = 4.046mA 과 비슷한 값이었다.
이번 실험을 통해서 테브냉의 등가 회로를 이용하였을 때 복잡한 회로를 간단하게 VTH과 RTH가 들어간 직렬회로로 바꾸어서 쉽게 계산할 수 있음을 알게 되었다. 1. 개요
2. 결과
3. 분석
|
|
|
로를 단락시키고 부하를 단락 회로에 연결함으로써 전류를 계산한다. 노턴전류와 병렬로 동작하는 노턴 저항 RN 을 구하려면, 원회로망에서 문제인 두 단자에서의 부하를 개방하고 모든 전압원을 단락시킨후 이를 내부 저항으로 대치한다. 그
|
|
|
정리가 성립됨을 확인하라.
표 11-3을 보면 이론값과 측정값이 거의 일치함을 확인할 수 있다. 그러므로 노턴의 정리가 성립됨을 확인 할 수 있다. 1. 목적
2. 이론
3. 실험 준비 보고
4. 실험
1) 사용기기 및 부품
2) 실험과정
결과
|
|
|
of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[전기 전자 통신공학도를 위한 기초회로실험]
강경인 저ㅣ문은당
|
|
|
실험에서 우리가 확인하고자 하는 것은 임의의 회로가 있을 때 부하저항에 흐르는 전류를 테브난, 노턴의 등가회로로 변환했을 때의 부하저항에 흐르는 전류와 같은지를 확인하는 것이다. 1. 실험 제목
2. 실험 목적
3. 기초 이론
4.
|
|
|
회로를 사용하거나 그림 10과 같이 고전압전원 와 튼 저항 의 직렬합성으로 대치해서 사용하며, 이 때 고전압전원 는
의 값으로 한다.
5.예비보고사항
(1)식 10(a),(b)가 성립함을 보이라.
6.실험결과
(1) : 표1
실 험
이 론
상대오차
=1kΩ
1.48V
1.38mA
1.5
|
|
|
노턴정리의 쌍대성
5. 실험 과정
(1) CAD 프로그램을 이용하여 다음의 회로를 구성하라. Time Domain Analysis 에 의해 R5 양단의 전압과 R5 에 흐르는 전류를 구하여 별도의 그래프를 그려라.
- Orcad 프로그램을 이용하여 그린다.
- 시뮬레이션 결과 저
|
|
|
실험 목표
2. 관련이론
2-1 소개
2-2 기초 이론
2-3 소자(부품) 소개
2-4 테브난의 정리 설명
3. PSpice 시뮬레이션 및 실험
3-1 시뮬레이션 준비물
3-2 시뮬레이션 및 실험 절차
3-3 시뮬레이션
3-4 시뮬레이션 및 실험 결과
3-5 시
|
|
|
회로에서 노턴의 정전류원 IN과 노턴의 전류원 저항 RN값을 확인한다.
▣ 두 개의 전압원을 가지는 복잡한 직류 회로망의 해석에 있어 IN과 RN의 값을 실험적으로 확인한다.
2. 실험 결과 (테브냉의 정리)
저 항 표
≪ 표 ≫
|
|
|
실험적으로 정전압 전원의 출력을 VTH 와 RTH 과의 직렬로 저항 RTH 를 연결함으로써 세팅한다 이 등가회로에서 I를 측정할 수 있으며, 만일 원 회로망에서 측정된 RL 의 IL 이 테브난 등가회로에서 측정된 전류 I와 같다면 테브난의 정리는 검증된
|
|
메뉴펼치기
