|
회로가 그림 1.14이며 이 회로를 시뮬레이션 한 결과가 그림 1.15이다. 그림 1.15의 그래프는 회로에 흐르는 전류와 인덕터 L1, L2에 흐르는 전류를 RMS 값으로 표현한 것이다.
4. 실험 방법
4.1 병렬합성용량
1. 그림 1.3의 회로를 연결한다.
그림에서 V
|
|
|
저항이 10MΩ으로 높아져도 부하 변동률 와 부하 전압의 변화는 없었다.
100Ω
1KΩ
10KΩ
100KΩ
1MΩ
10MΩ
1.05V
2.95V
2.97V
2.97V
2.97V
2.97V
0.175
0.492
0.495
0.495
0.495
0.495 1. 실험 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
|
|
|
실험적 시상수 를 결정한다.
(2) RL 회로
1) 교재의 그림 7과 같은 회로를 구성하고 함수 파형 발생기를 이용하여 약 2 2kHz의 사각파를 입력한다. (이때 출력전압은 최대이다.)
2) 오실로스코프에서의 Volt/Div (50mV), Time/Div (50)로 놓는다.
3) 수직 입력
|
|
|
tant current : CC) 전원이란 어떤 것인지 설명하라.
(3) 전류 제한 기능의 용도를 설명하라.
(4) 다음 용어를 설명하라.
① line regulation
② load regulation
③ ripple percentage
Ⅴ. 참고문헌
기초전기전자공학실험
→ 곽경석외 (주)교학사
기초회로실측에기
|
|
|
실험에서는 Vo를 8 V로 하여 Va가 그냥 analog 값을 십진수로 표현한 값이 되도록 하였다.
4. 3비트 DAC의 입력-출력 특성 곡선을 그리시오
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기의 A/D 변환기 회로
-
|
|
|
회로의 이득이며, 은 폐루프 임계주파수라면, 다음 식이 성립한다.
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기의 반전 증폭기 회로(시간영역)
- 모의실험 결과 그래프 및 표 :
[dB]
임계주파수
GBP
1
1
|
|
|
예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기 입력 바이어스 전류 측정
- 모의실험 결과 그래프 및 표 :
시뮬레이션 값
비반전 입력 전압
-6.862
반전 입력 전압
-9.108
■ 모의실험회로 2 : 연산증폭기의 출력
|
|
|
예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 :
- 모의실험 결과 그래프 및 표 :
Multisim을 이용한 시간영역에서의 저역통과필터의 주파수 특성 측정 결과
주파수 [Hz]
입력 전압 첨두간 전압[V]
출력 전압 첨두간 전압[V]
전
|
|
|
예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1-a : BJT 전류-전압 특성
NPN BJT 의 직류 전류이득 βDC 계산값
직류 전류이득 βDC (계산 값)
10
1.374
137.40
20
2.981
149.05
30
4.629
154.30
40
6.276
156.90
50
7.905
158.10
60
9.509
158.48
70
11.085
158
|
|
|
회로
- 모의실험 결과 그래프 및 표 :
회로
전압이득
그림 C2 제거
199.2mV
412.533mV
2.07
Re1 단락
4.635V
23.2
100Ω일때 엑셀 그래프
10KΩ일때 엑셀 그래프
1MΩ일때 엑셀 그래프
C-2 제거 엑셀 그래프
Re1을 단락시킨 회로의 엑셀 그래프
3 Pre-Lab(예비실험
|
|
메뉴펼치기
