|
실험의 경우 시뮬레이션 결과에서 도출할 수 있는 AV값이 1 이하가 나왔다. 이는, 증폭기의 설계 의도에 맞지 않는 결과이다. (출력 전압이 입력 전압에 비해 오히려 적으므로) 대체한 MOSFET의 문제인지, 회로 설계의 문제인지 등의 원인 발견을
|
|
|
예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 2단 증폭기 회로
이론 값
시뮬레이션 값
28uA
28.422uA
5.1 V
5.146V
4.65 mA
4.654mA
28 uA
28.422uA
5.1 V
5.146V
4.65 mA
4.654mA
■ 모의실험회로 1-2 : 2단 증폭기 회로
이론 값
시뮬레이션 값
28uA
|
|
|
회로를 시뮬레이션 하시오
Ch A의 출력값의 평균이 “0”이 아니라서 DC Offset을 1mv로 주어 평균값을 1로 맞추었다.
회로
[V]
전압이득
시뮬레이션 값
전압이득
이론 값
공통 소스 증폭기
0.2V
1.925V
8.3
8.5
3 Pre-Lab(예비실험): 실험 절차
1. NI ELVIS II
|
|
|
예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : BJT B급 전력증폭기 시뮬레이션
이론(계산)값
시뮬레이션 값
12V
12V
0A
0A
-12V
-12V
1.7uA
1.776uA
■ 모의실험회로 2 : BJT B급 전력증폭기 파형측정
전압이득(시뮬레이션)
전압이득(
|
|
|
회로실험 8. 카운터
ⅰ. 7476 J-K 플립플롭을 이용하여 예비 과제에서 구한 4단 2진 count-up 리플 카운터를 구성하고
각 단의 출력 Q에서의 파형을 관찰하라.
<7476을 이용해 구성한 4단 2진 리플 카운터>
- 위와 같이 회로를 구성하고 각 단의 출
|
|
|
예비보고서)
William H.hayt, Hayt의 회로이론 8th, pp.25~27, 477~478, 교보문고, 2013년
http://terms.naver.com/entry.nhn?docId=1982018&cid=42331&categoryId=42334 네이버 백과사전
http://skwogud581_.blog.me/221084929736 네이버 블로그 1. 실험개요
2. 실험 원리 학습
2.1 직류전
|
|
|
회로에 많이 쓰입니다.
그리고 실험 할 때 조교분이 왜 이 실험에서 스트레인 게이지를 2개를 사용하였는지 생각해보라 하였습니다. 일단, 스트레인 게이지를 2개를 사용하였으니 Half Bridge 로 정의되고, 우리가 실험하는 것은 외팔보였습니다.
|
|
|
기초전자회로, 정용성 저, 도서출판정일, 2005
전자회로의 기초, 강중순 김상진 안기형 이재곤 공저, 북스힐, 2002
전자회로, 정민수 외 6명 공저, 복두출판사, 2006 1.실험 목적
2. 질문
1) Bipolar Junction Transistor
2) BJT 증폭기 회로 해석을 위
|
|
|
증폭기로 동작하면 이므로 , 를 적절히 조절해야 한다.
3. 예비 과제
(1) 구형파/삼각파 발진기의 동작원리를 이해한다. 주어진 회로의 발진주파수를 계산한다. Op-amp 출력단에서의 파형의 개략적인 형태를 예측해본다.
왼쪽의 Op-amp에서는 적분
|
|
|
회로와 블록 도는 그림 11-5와 같다.
3. 실험 기기 및 부품
586급 PC 한 대
FPGA package 1개
Logic tester
oscilloscope
4. 실험 과정
1.다음 그림 11-6과 같이 multiplexer를 구성하시오.
2. 입력 및 선택 선과 Enable을 다음 표 11-1과 같이 가했을 때 출력을 측정하시
|
|
메뉴펼치기
