|
부울대수(boolean algebra)의 개념
Basic Laws
OR 연산
AND 연산
2중 보수(Double Inversion)와 드모르강(De Morgan)의 법칙
쌍대성 정리 (Duality Theorem)
Fundamental Products
부울함수의 대수적 간소화
consensus의 정리
정규형
진리표로부터 부울
|
|
|
실험을 통하여 알아보았다.
실험 전 회로도의 시뮬레이션과 진리표를 실제 실험을 통해 얻게 된 데이터 및 진리표를 통해 비교한 결과 실험 데이터가 일치하는 것을 볼 수 있었다. 실험 과정 및 결과를 통해 부울대수(Boolean Algebra)와 드모르간
|
|
|
결과 : NO DATA (프로그램이 없음)
예상결과와 실험 결과의 차이는 없었다. 이번 실험은 지금까지 해 온 실험보다는 보다 까다롭고, 제대로 동작하지 않는 경우가 많았다. 문제가 발생했던 이유는 전선이 회로판에 제대로 고정되었나 확인할 길
|
|
|
○ 설계방법이 어려운 반면에 정확하다.
○ 순차논리회로를 이용하여 설계.
5.Simulation
<실험1>
<실험2>
<실험3>
References
www.alldatasheet.co.kr
pspice 기초와 활용
네이버 블로그 1.Title
2.Name
3.Abstract
4.Background
5.Simulation
|
|
|
(2) OR연산
(3) NOT연산
나. 논리 게이트
(1). AND 게이트(논리곱)
(2). OR 게이트(논리합)
(3). NOT 게이트(논리 부정)
(4). NAND 게이트
(6). EXCLUSIVE-OR 게이트
자. 드모르간의 법칙
차. 부울대수
3. 예비 보고서 문제
|
|
|
부울대수를 간단하게 할 때 편리하게 쓸수 있다.
▶ 간소화 방법
최소항의 값이 1인 경우 카르노맵에 표시
서로 이웃한 ‘1’들을 묶는다. ( 16 > 8 > 4 > 2 )
묶을 때 맵은 평면이 아니라 ‘구’로 생각한다.
변하지 않는 변수(값이 일정
|
|
|
부울대수식을 보면 S의경우는 큰 문제가 없다. 하지만 의 경우 K-map에서 “1”을 어떻게 묶는지에 따라 식이 완전히 달라짐으로 주의해야한다.
그림 3-2에 작성한 회로 그림을 gate를 이용해 연결하고 실험한 결과를 표 3-6에 기록하여라.
※ S의
|
|
|
실험 방법 및 시뮬레이션
[예비 실험 1] BCD to Excess-3 converter
3.7장의 BCD to Excess-3 converter 회로를 VHDL로 구성하여 출력하시오. 클록의 주기는 40ns로 하시오.
각 출력을 부울대수로 나타내면 다음과 같다.
아래와 같이 VHDL과 Simulation을 실행하였다.
|
|
|
8. Pairs, Quads, and Octets
8-1. Pairs
8-2. Quads
8-3. Octet
제9. 카르노 맵을 이용한 불 대수식의 간략화
제10. Product-of-Sums 방법
제11. Product-of-Sums 회로의 간략화 방법
참고문헌
|
|
|
회로에서의 전압과 전류가 중첩의 원리를 통하여 실험 없이도 쉽게 계산 해 낼 수 있다는 것을 알 게 되었다.
7.Appendix
참고문헌 : 전기전자기초실험 , 대한전자공학회편 , 청문각
Fundamentals of Electric circuits , McGRAW-HILL 1. Title
2. Name
3. Abs
|
|
메뉴펼치기
