|
회로라 한다.
그림 3.1, 그림 3.2 와이어 AND회로
그림 3.2를 논리식으로 표현하면 Y = Y1 Y2 Y3 = AB CD EF
위 식에서 마지막 항은 각 변수에 OR을 취한 뒤 반전된 형태이다. 드 모르간의 정리를 이용하면 Y = AB + CD + EF
2. 3-상태 TTL 버퍼/인버터
그림 3.4는
|
|
|
회로 공정과목에 대한 예행 실험으로 생각되어, 과목을 수강 시 많은 도움이 될 것 같다.
10. 참고문헌
가. 서적
반도체 공정기술, 황호정 저, 생능출판사
공정플라즈마 기초와 응용, Alfred Grill 저, 정진욱 역, 청문각
직접회로 제조를 위한 반
|
|
|
회로에서 근사 해석 시에는 는 물론 도 나타나지 않는다.
따라서 는 와 무관해지고 더욱 안정화 되게 한다.
가 작을수록 안정된 회로이다.
를 값으로 임의로 정해 회로 구성을 할 수 있다. 1. 실험 목적
2. 실험 장비
3. 이론 개요
4.
|
|
|
회로도를 가지고 시뮬레이션 한다.
미분회로
적분회로
◈참 고 문 헌◈
http://www.eleparts.co.kr/html/p_index/cap.html 캐패시티에관한 내용
http://user.chollian.net/~kimjh94/junja/junja_7/junja7-2.html
Pspice 와 함께하는 기초전자 전기공학실험 홍순관 박진홍 이영석
|
|
|
회로를 AND나 OR 게이트에 NOT 게이트를 이용하여 등가회로를 구성할 수 있다.
이러한 드모르강의 정리를 이용한 회로를 직접적으로 구성하여 결과값은 비교하여 실지로 적용되는 지를 실습해보고 다양한 회로 구성에 대해 알아보는 실험이다.
|
|
|
실험 25. 테브닌 정리
실험 26. 노튼의 정리
실험 31. 오실로스코우프 동작
실험 33. 오실로스코우프를 이용한 전압 및 주파수 측정
분반 :
성명 :
학번 :
실험일:
실험 25. 테브닌 정리
1. 실험 목적
(1) 단일 전압원을 갖는 직류회로의 테브닌 등
|
|
|
실험 결과
(1)R1, R2 = 2k , RL = 3.3k
A쪽으로 회로 연결시의 IL :
Rn :
⑵ Rn = 1k , RL = 3.3k
IN IR
4. 결과 및 토의
노튼도 테브난과 유사한 특징을 가지고 있고 장점도 유사하다. 그렇다면 노튼과
테브난은 어떤 차이가 있을까? 테브난 정리와 노턴의
|
|
|
.kr/class3/assistant/Manual/2002-2/실험II_02-회로망정리의검증.hwp 결과보고서
■ 실 험 제 목 : Thevenin & Norton 정리
■ 실 험 목 적 :
■ 관련 이론
■ 실습 평가
■ 참고문헌 및 Internet Site URL
■소감 및 건의사항
예비보고서
1. 목 적
2. 이 론
|
|
|
전원
4. 전압원
5. 전류원
6. 전원의 결합
7. 키르히호프의 법칙
8. 전원 변환
9. 중첩원리
10. 테브난/노턴 등가회로
11. 등가 저항
실험방법
실험 1. 테브난의 등가회로
실험 2. 노턴의 등가회로
실험 3. 휘트스톤 브릿지 회로
예상결과
|
|
|
실험 회로
참고 및 문헌(예비 보고서)
회로이론실험1 실험8 예비보고서
http://terms.naver.com/entry.nhn?docId=925804&cid=47338&categoryId=47338 네이버 백과사전
http://blog.naver.com/rd_kh_sung/220520939222 네이버 블로그 1. 실험 개요
2. 실험 원리 학습
2.1 실험 원
|
|
메뉴펼치기
