|
실험 17. 키르히호프 전류법칙
1. 실험 목적
(1) 회로내 임의의 접합점에서의 유입전류의 합과 유출전류 사이의 관계를 구한다.
(2) (1)의 얻어진 관계를 구한다.
2. 실험과정 Pspice로 구현
3. 실험 결과
(1) 시뮬레이션 결과
◈ 표 17-1. 저항기의 측정
|
|
|
실험 18. 부하를 갖는 전압분할 회로
1. 실험 목적
(1) 전압분할 회로에서 부하가 전압 관계에 미치는 효과를 알아본다.
(2) (1)의 결과를 실험적으로 입증한다.
2. 실험과정 Pspice로 구현
18-3(a)
18-3(b)
3. 실험 결과
◈ 시뮬레이션 결과
표 18-1 전압 분
|
|
|
회로는, 입력에 걸린 신호들 중 주파수가 높은 신호들만을 선별적으로 출력에 나타나게 하는 기능을 하는데, 이를 고주파 통과 필터(high-pass filter)라 한다. 같은 RC 회로에서 capacitor를 출력 단자로 사용하면 그림 4 (b)에서 보듯이 저주파 통과
|
|
|
회로도 작성
회로도 수정
4/30 ~ 5/18
5/18 ~ 5/25
부품구입
5/30
제작
6/2 ~ 6/9
테스트 및 수정
6/10 ~ 6/13
완성
8 참고 문헌
- 전자계산기 일반
- 전자계산기 구조
- 전자기초실습(교육부)
- 전자응용실습(교육부)
9. 소요 예상 비용(단위:원)
부품 리스트
P
|
|
|
D1
비고 및 고찰
실험 1은 ROM을 논리소자들을 이용하여 만들어 보는 실험이었습니다. 실험 1의 회로는 SW1~4에 따라서 저장되어 있는 데이터가 출력되는 회로입니다. 이 실험은 스위치를 동작시키지 않은 상태에서의 기본 값은 입력된 값인 A~H에
|
|
|
회로가 잘못된 것이라고 생각하였습니다. 그래서 실험이 잘못된 원인을 찾는데도 시간이 소비되었고, led문제인 것을 알게 된 후에도 실험실에 있는 led의 개수는 한정되어 있어서, 밝게 빛나는 전구들을 찾는데도 시간이 많이 소비되었습니다
|
|
|
실험 (2)와 실험 (3) 모두 위상차 값은 90이고, 역률은 0이 되는 것을 확인할 수 있었습니다.
실험에서 무시할 수 있을 정도의 작은 오차가 발생했는데, 이 오차의 원인은 회로의 임피던스가 증가하고, Z에서 소모되는 전력이 증가하게 되었기 때
|
|
|
회로의 상태표를 작성하라. 주기성이 나타날 때까지 실험하라.
clock
A
B
C
D
↑
1
1
1
1
↑
0
1
1
1
↑
0
0
1
1
↑
0
0
0
1
↑
0
0
0
0
⇒ ABCD플립플롭을 보면 각 Q출력이 다음 플립플롭의 입력으로 연결되어있어서 클락을 주면 우측으로 쉬프트가 됩니다. 실
|
|
|
실험(4)에서 실험(6)까지 진폭 감소량의 차이의 이론값이 0에 근접한 이유는 값이 보다 월등히 작기 때문입니다. 그로 인해 어느 정도는 무시할 수 있으며, 무시했을 때, 진폭 감소량은 0에 근접하다고 볼 수 있습니다.
이번 실험은 회로에서 주
|
|
|
1. 실험 목적
전기-전자 회로를 구성하는 기본 소자인 저항, 인덕터, 커패시터에 대한 전압과 전류 사이의 관계 및
위상 개념을 파악하고, 각 소자의 전기적 특성을 이해한다. 2. 실험 이론
(1) 저항(R) 회로
저항은 전류의 흐름을 방해하며
|
|
메뉴펼치기
