|
Chapter 1. 관련 이론(Theoretical Background
① RLC 회로
RLC 회로는 전기 회로중 저항, 코일, 축전기로 이루어진 회로이다. 이 회로는 교류가 흐르면서 시간에 따라 전류의 세기와 방향이 변해도 각 순간마다 회로의 모든 점에서 흐르는 전류가 동일
|
|
|
회로 설계자에게 신호처리 시 많은 정보를 준다. 신호의 입력은 주로 2 또는 4개의 신호를 동시에 표시한다. 스코프, CRO(cathode-ray oscilloscope), DSO(digital storage oscilloscope) 등으로 알려진 오실로스코프는 다양한 전압신호를 지속적으로 관측할 수
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 연산 증폭기 (Operational Amplifier)
그림1.a - 이중 연산 증폭기 그림1.b - 연산 증폭기
연산 증폭기는 집적회로(IC) 칩이며 하나의 작은 패키지 형태로 되어 있는데 25개의 트랜지스터와 12개의 저항이
|
|
|
회로망을 능동필터는 실제 구현하기 어려운 소자 L을 연산증폭기로 대신하여서 R,C와 OP AMP로 이루어진 회로망을 이야기 합니다.
필터는 말 그대로 걸러낸다 라는 뜻이지요. 전기전자에서는 바로 주파수를 걸러 냅니다.
LOW PASS FILTER 저역통과필
|
|
|
1. 실험목적
트랜지스터의 NPN형과 PNP형에 대해서 관찰하고 실험 할 수 있도록 한다.
2. 실험기구
저항계, NPN 트랜지스터, PNP 트랜지스터
3. 실험이론
- 반도체 트랜지스터(Transistor)가 작동하기 위해서 순서를 따라 진행한다. NPN 의 동작 순
|
|
|
P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 )
JFET 공통 게이트 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
T만을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있습니다. 이런 이유로 현재 대부분의 초대규모집적회로(VLSI)는 MOSFET으로 만들어집니다. 또한 MOSFET은 아날로그 집적회로설계에도 많이 이용되고 있습니다.
JFET와 MOSFET의 차이점
|
|
|
아날로그 3장 브리지 회로와 ? ????? 등가회로 변환, 측정문제 및 해설
아날로그 4장 노드전압 및 망전류 회로해석 방법, 측정문제 및 해설 아날로그 3장 브리지 회로와 ? ????? 등가회로 변환, 측정문제 및 해설
아날로그 4장 노드전압 및 망
|
|
|
저항측정모드로 설정한 후 측정한다.
3.7 DMM으로 교류전압(110V, 220V)을 측정하려고 한다. DMM의 조작방법을 제시하라.
▶ DMM을 전압 측정 모드로 설정한 후에, 전압의 측정범위를 유의해서 측정한다. 1. 목적
2. 실험준비물
3. 실험계획서
|
|
메뉴펼치기
