|
예비보고서의 시뮬레이션과 결과값 비교
<시뮬레이션> <시간에 따른 전류파형>
<시뮬레이션> <시간에 따른 전압파형> 예비보고서
1. 실험의 목적
2. 실험을 위한 기초 이론
3. 실험방법
4. P-spice 시뮬레이션
결과보고
|
|
|
47
0.644
2.156
1.355
10.133
15
7
14.9
0.7
0.64
2.148
1.35
10.06
14.898
실험 17. 키르히호프 전류법칙
1. 실험 목적
(1) 회로내 임의의 접합점에서의 유입전류의 합과 유출전류 사이의 관계를 구한다.
(2) (1)의 얻어진 관계를 구한다.
2. 실험과정 Pspice로 구현
3. 실
|
|
|
실험 과정 Pspice 회로구현
3. 실험 결과
표 35-3. 주파수가 인덕턴스에 미치는 영향
Frequency
, Hz
Sine-Wave
Generator
Voltage, V,
Voltage across
Inductance
Voltage across
Resistor
Current I
Calculated,
mA
Inductive Reactance ,
2
10
3.8mV
9.9
3
1.266
1.256
5
10
9.5mV
9.9
3
3.16
3.14
8
10
15.2
|
|
|
실험 결과
표 42-1. RL 회로의 임피던스공식 확인
Inductor
Value,
mH
,
Voltage
Across
Resistor
,
Voltage
Across
Resistor
,
Current
Calculated
mA
Inductive
Reactance
(calculated)
,
Circuit
Impedance
(calculated)
Ohm\'s Law
,
Circuit
Impedance
(calculated)
,
100
5V
3.84V
2.96V
1.16mA
2552Ω
4310Ω
45
|
|
|
1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저항 전압 전류 측정
옴의 법칙과 저항의 최대허용전압
계산과정 사진 첨부 1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저
|
|
|
회로가 연결되어 있는 경우 이상적인 연산증폭기의 입력단자간의 전압은 영(zero)이 되며 이는 단락을 의미한다. 그러나 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 연산증폭기의 입력저항은 무한대이므로 입력
|
|
|
|
3) 테브닌 등가회로
① 등가 회로로 고치려고 하는 회로를 본래의 회로망으로부터 떼어 낸다.
② 개방 회로 전압 를 구한다.
③ 회로에 존재하는 모든 독립 전원들을 제거한 다음, 단자에서 회로 쪽으로 들여다본 저항, 즉 를 구한다.
|
|
|
예비보고서)
William H.hayt, Hayt의 회로이론 8th, pp.25~27, 477~478, 교보문고, 2013년
http://terms.naver.com/entry.nhn?docId=1982018&cid=42331&categoryId=42334 네이버 백과사전
http://skwogud581_.blog.me/221084929736 네이버 블로그 1. 실험개요
2. 실험 원리 학습
2.1 직류전
|
|
|
1003
1 K
2014
5.02
24.926
49.65
1.1 K
1.2 K
1.5 K
1003
1.7 K
2747
6.25
22.398
36.4
2 K
4 K
1003
6 K
7050
8.536
12.049
14.18
8 K
10 K
표 21-4. Part C : 최대 전력전송을 위한 값의 결정
(measured)
,
,
,
,
* (calculated)
실험 22. 망로(網路)전류를 이용한 회로해석
1. 실험 목적
(1) 선형
|
|
|
1093
2.9
2.9
2.95
실험 26. 노튼의 정리
1. 실험 목적
(1) 한 개 또는 두 개의 전압원을 갖는 직류회로에서 노튼 정전류원 과 노튼 전류원 저항 의 값을 결정한다.
(2) 두 개의 전압원을 갖는 복잡한 직류 회로망 해석에서 과 의 값을 실험적으로 입증
|
|
메뉴펼치기
