|
기초전자실험 with PSpice
P.115~127 1. 실험 목표
2. 관련이론
2-1 소개
2-2 기초 이론
2-3 소자(부품) 소개
2-4 테브난의 정리 설명
3. PSpice 시뮬레이션 및 실험
3-1 시뮬레이션 준비물
3-2 시뮬레이션 및 실험 절차
3-3 시뮬레이션
|
|
|
회로가 증가함으로서 전류가 흐를 수 있는 경로가 증가하여 회로의 전도성을 증가시키기 때문이다. 그 결과 병렬회로 전체의 저항은 병렬로 연결된 어느 저항보다도 적은 값을 가지게 된다.
R = R1*R2/R1+R2
실험4
(1) 저항 R1-R3-R4의 루프를 흐르
|
|
|
실험 25. 테브닌 정리
실험 26. 노튼의 정리
실험 31. 오실로스코우프 동작
실험 33. 오실로스코우프를 이용한 전압 및 주파수 측정
분반 :
성명 :
학번 :
실험일:
실험 25. 테브닌 정리
1. 실험 목적
(1) 단일 전압원을 갖는 직류회로의 테브닌 등
|
|
|
회로 내에서 적당한 형태로 대치하여야 한다. 전압원은 (단락회로)로, 전류원은 (개방회로)로 대치한다.
-------------------------------------------------------------------- [예비 Report] -2 pages
1. 실험 목적
2. 실험 기구
3. 배경 이론
- 중첩의 정리, 가역
|
|
|
측정하였다. 원회로에서는 4.142mA가 나왔고 VTH과 RTH의 직렬회로로 꾸민 테브냉 등가 회로에서는 4.064mA이 측정되었다. 이것은 계산치 IL = 4.046mA 과 비슷한 값이었다.
이번 실험을 통해서 테브냉의 등가 회로를 이용하였을 때 복잡한 회로를 간
|
|
|
니 617.65Ω이 나왔고, 계산치는 RN = (799×2710) / (799+2710) = 617.06Ω 으로 측정치과 거의 일치하였다.
마지막으로 부하 저항에 흐르는 전류 IL을 측정하였다. 원 회로에서의 측정치는 4.345mA였다. 그리고 계산치를 구해본 결과 IL = 4.348mA가 나왔고 이로
|
|
|
로를 단락시키고 부하를 단락 회로에 연결함으로써 전류를 계산한다. 노턴전류와 병렬로 동작하는 노턴 저항 RN 을 구하려면, 원회로망에서 문제인 두 단자에서의 부하를 개방하고 모든 전압원을 단락시킨후 이를 내부 저항으로 대치한다. 그
|
|
|
때 유의해야 할 것은 등가 전압은 주어진 전압 값과는 다르다는 것이다. 등가 저항을 구하기 위해서는 병렬 연결과 직렬 연결에서의 저항의 합을 구하는 방법을 알아야 한다. 1. 관련이론
2. 실험결과
3. 결론 및 discussion
4. 참고문헌
|
|
|
of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[전기 전자 통신공학도를 위한 기초회로실험]
강경인 저ㅣ문은당
|
|
|
회로 IL\"과 \"등가회로 IL\"을 측정하여 비교하시오.
그림 6. Norton 등가 회로를 확인하는 실험회로. (a) 원래 회로, (b) 등가회로.
실 험 결 과 보 고 서
보고자: 학과 및 학년
학 번
이 름
보 고 일 자 :
실험제목 : Thevenin 정리와 Norton 정리
I. 측정
|
|
메뉴펼치기
