|
논리식으로 표현하면 Y = Y1 Y2 Y3 = AB CD EF
위 식에서 마지막 항은 각 변수에 OR을 취한 뒤 반전된 형태이다. 드 모르간의 정리를 이용하면 Y = AB + CD + EF
2. 3-상태 TTL 버퍼/인버터
그림 3.4는 3-상태 인버터의 동작을 설명한다. 출력단의 스위치가 ON
|
|
|
이용하여 비동기입력 프리세트와 클리어 입력을 갖는 SR 플립플롭을 설계하시오.
sol)
6.8 그림 6.12의 2번과 6번 게이트의 입력에 비동기 입력인 클리어 단자를 연결하시오.
sol)
6.9 두 클럭 전의 입력과 같은 출력을 갖는 동기 순서논리회로를 JK
|
|
|
논리회로 관련도서에서 알게 된 사실은 우리가 0V를 0, LOW라 하고 5V를 1, HIGH라 부르는 것은 정논리 방법 이라는 것을 알았다.
“신호는 서로 구별되어야 하므로 높은 수준을 H로 낮은 수준은 L로 표시하면 두 종류의 신호치 할당 방법이 존재함
|
|
|
회로를 그리시오.
표 4.5를 찾을 수가 없습니다.
4.11 복호기의 반대 기능을 갖는 회로를 부호기(encoder)라 한다. 즉, 부호기는 2n개의 서로 다른 정보를 n비트 2진 코드로 바꿔 주는 조합 논리회로이다. 4x2 부호기를 설계하시오.
4.12 MUX의 반대 기능
|
|
|
논리함수 개념과 gate구조의 구조 및 기능을 습득하는 실험이다.
디지털공학 시간에 이론적으로만 배운 gate회로들을 직접 측정하면서 확인해볼수 있는 실험이었
다. 단순히 입력 값이 1(참)이 아닌 5V로 입력해줘야하고, 출력값 역시 5v근사값의
|
|
|
략화시킨후, NAND-NAND로 회로를
구성하여라.
f(A,B,C,D)= SUM (0,4,8,9,10,11,12)
CD
AB
00
01
11
10
00
1
0
0
0
01
1
0
0
0
11
1
0
0
0
10
1
1
1
1
☞
f(A,B,C,D)=AB prime +C prime D prime
☞ NAND-NAND 회로
6)주어진 함수의 논리회로를 구성하여 그리고, 카르노맵을 사용하여 간략화
|
|
|
ND가 된다.
책 부울대수 정리11과 같다.
실험 1의 그림(c)는 회로상으로 병렬 상태이고 NOT가 두 번이므로 OR 게이트가 되는 것이다.
실험 1의 그림(d)는 그림(c)에서 NAND를 한번 더 연결 한것이므로 그림(c)가 OR게이트 였으므로 NOR 게이트가 되는 것
|
|
|
논리회로 및 컴퓨터구조실험, 홍진
한금희(2010) 컴퓨터 과학 개론, 한빛미디어
전희종 외(2009) 디지털시스템, 문운당
진경시 외(2002) 디지털 공학, 기전연구사
김관옥(2002) 정보통신과 통신망, 광명
송주석(2007) 정보통신의 이해, 생능출판사
이
|
|
|
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전
|
|
|
74125 IC 핀 배치도를 참조하여 4개의 게이트 중 1개를 선정하여 그림의 3상태 버퍼(tri-state buffer) 회로를 구성한다. 74125의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 1번 핀은 인에이블(enable) 단자다. 2번 핀에 입력신호를 넣고 3번 핀에
|
|
메뉴펼치기
