|
작품 구성시 문제점
2. 작품의 실제 구성
3. 사용된 부품, 공구
4. Orcad Capture 프로그램으로 그린 회로도
5. 브레드보드에 구성한 사진
6. 만능기판에의 실제 구성
7. 만능기판에 구성한 완성 사진
8. 결과 및 토의
|
|
|
논리식 :
② 논리기호 :
③ 진리표
입력
출력
A
B
F
L(0)
L(0)
H(1)
L(0)
H(1)
L(0)
H(1)
L(0)
L(0)
H(1)
H(1)
L(0)
④ 논리동작 : A가 1또는 B가 1이면 F는 0이다.
Reference : -전기전자공학개론, Giorgio Rizzoni지음, Mc Graw Hill 출판
-회로이론, Hayt지음, 강철호 역, Mc Gra
|
|
|
a + b′
bc a
0
1
00
1
1
01
1
1
11
1
0
10
1
0
East
a b c
←G
YG
R
0 0 0
0
0
1
0 0 1
0
0
1
0 1 0
0
0
1
0 1 1
0
0
1
1 0 0
0
0
1
1 0 1
0
0
1
1 1 0
1
0
0
1 1 1
0
1
0
←G = a b c′ , YG = a b c , R = a′ + b′ 1. 실험제목
2. 실험개요
3. 상태변화표
4. 상태변화표에 따른 카노맵 작
|
|
|
이라고 한다.
setup time Ts는 클록의 상승 모서리 시점 이전에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말하며, hold time Th는 클록의 상승 모서리 시점 이후에 동기식 입력신호가 변하지 않아야 되는 최소 시간간격을 말한다.
<
|
|
|
스위치(2개),
74LS08(Quad 2Input AND GATE), 74LS32 (Quad 2Input OR GATE),
74LS04(Hex Inverter)
4 실험 방법
1) 부록의 74LS08을 참조하여, 전원 OFF상태에서 그림과 같이 회로를 구성 (이후 특별한 사항이 없는한
{V}_{CC}
는 +5V에 연결한다.)
2) 전원 ON; SW1,SW2를 조작
3)
|
|
|
드 모르간의 법칙
1. 실험 목적
▣ 드 모르간 법칙을 소자를 이용하여 실험적으로 증명한다.
▣ 드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소화하는 능력을 익힌다.
▣ 논리소자의 동작을 이해한다. 1. 실험 목적
2.
|
|
|
1. 실험목적
가. 반가산기와 전가산기의 원리를 이해한다.
나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의
|
|
|
1
A=1, B=1, C=0
출력 = 1
A=1, B=1, C=1
출력 = 1
C. (7) 3입력 논리회로 Y=ABC
A=0, B=0, C=0
출력 = 0
A=0, B=0, C=1
출력 = 0
A=0, B=1, C=0
출력 = 0
A=0, B=1, C=1
출력 = 0
A=1, B=0, C=0
출력 = 0
A=1, B=0, C=1
출력 = 0
A=1, B=1, C=0
출력 = 0
A=1, B=1, C=1
출력 = 1
C. (9) 4입력 OR 게이트 Y = A
|
|
|
논리회로로 구성하여 보고 이에 대한 시뮬레이션 결과를 구하여라.
A)
X
Y
X+Y
B)
X
Y
0
0
0
1
0
0
1
1
1
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
1
0
0
0
드모르강법칙은 모든 가능한 2진값을 X와 Y에 할당하는 진리표(실험1, 2)를 사용하여 설명할 수 있다. A에
|
|
|
강의 순서
Definition of VHDL
What & Why HDL?
HDL의 종류
VHDL’s History
Benefits of VHDL
Design Automation
디지털 논리회로의 설계환경 변천
Design Flow
2.개발환경의 이해 및 실습 - 강의순서
Design Entry
Project Compilation
Project Simulation
Device Programming
|
|
메뉴펼치기
