|
설계 목적
count 및 shift register 및 게이트를 이용한 제작
푸시 스위치를 이용하여 1회 누름 시 10초간 동작
동작중에도 버튼 누르면 시간 누적 1. 설계 목적
2. 관련 이론
3. 회로도
4. 소요 부품
5. 역할 분담 및 제작 일정
|
|
|
카운터란 각 플립플롭에 들어가는 클럭을 동기화시킨 카운터를 말한다. 그러므로 비동기식 카운터에서 갖는 전파 지연 문제를 해결할 수 있으며 순차 회로 설계 기법을 사용하여 체계적으로 설계할 수 있다. 동기카운터란
동기카운터
|
|
|
링 카운터의 동작 원리와 특성을 이해하고, 또한 2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아보는데 큰 도움이 된 것 같다. 이를 바탕으로 비동기식카운터(asynchronous counter)와 동기식카운터(synchronous counter)의 구조와 동작 원
|
|
|
3bit 주차대수 3->7대 로 증가시킨 회로
- 주차대수를 3대에서 7대로 증가시키려면 2bit -> 3bit 회로를 만들면 된다. 시뮬레이션으로 7대 주차가 가능한 입출자 제어 회로를 만들어 보았다.
- 7대를 제어하기 위해 3bit로 카운터를 구성하였다.
위
|
|
|
Counter Implementation
주어진 문제에서 오직 8㎒의 input clock만 주어져 있고, the operating frequency of the count는 1㎒이므로 8㎒를 1㎒로 바꿔주는 frequency division이 필요하다. 세 개의 J-K flip-flop을 쓰면 의 frequency를 얻을 수 있다.
회로를 디자인 할 때, logic
|
|
|
경우 출력은 “1” 이고 다를 경우 출력은 “0”이 된다.
NAND
X
Y
Z = X Y
0
0
1
0
1
1
1
0
1
1
1
0
NOR
X
Y
Z = X Y
0
0
1
0
1
0
1
0
0
1
1
0
XOR
X
Y
Z = X Y
0
0
0
0
1
1
1
0
1
1
1
0
XNOR
X
Y
Z = X Y
0
0
1
0
1
0
1
0
0
1
1
1
|
|
|
스위치를 누르면 가 소자되어 출력이 끊긴다.
④ 만일 SET 와 RESET 버튼 스위치를 동시에 누를 경우 이 기억회로는 출력이 나오지 않는다. 따라서 이것을 정지우선회로 또는 RESET 우선회로라고 한다.
논리식
(a) 무접점 논리회로 (b) 유접점 논리
|
|
|
예비보고서
멀티플렉서
제출일자 : 2015. 04. 29
1. 실험 관련 이론
-목적
조합논리회로의 또 다른 예로서 디멀티플렉서의 동작 원리 및 특성을 확인한다.
-관련이론
1) 멀티 플렉서
멀티플렉서(multiplexer)는 여러 개의 입력선 으로부터 필요한 데이
|
|
|
논리식은 다음과 같다. 이는 디코더와 유사하다.
또한 멀티플렉서는 데이터통신 시스템에서 특정의 데이터를 선정하기 위항 사용할수도 있으며 다수의 RAM, ROM을 이용하여 논리회로의 합성도 가능하다.
(2) 멀티플렉서를 이용한 논리회로 : XOR
|
|
|
논리식은 다음과 같다. 이는 디코더와 유사하다.
또한 멀티플렉서는 데이터통신 시스템에서 특정의 데이터를 선정하기 위항 사용할수도 있으며 다수의 RAM, ROM을 이용하여 논리회로의 합성도 가능하다.
(2) 멀티플렉서를 이용한 논리회로 : XOR
|
|
메뉴펼치기
