|
to 1 MUX 회로와 Dip S/W 0~9 를 입력함에 따라 7-segment
LED에 해당숫자가 표시되는 회로, 8 by 3 Encoder를 제작하는 실험, 그리고
마지막으로 3 by 8 Decoder를 제작하는 실험을 하였다. 그리고 각 실험회로들
을 FPGA보드를 통해 데이터 값을 확인하는 실험
|
|
|
to 1 MUX 회로와 Dip S/W 0~9 를 입력함에 따라 7-segment
LED에 해당숫자가 표시되는 회로, 8 by 3 Encoder를 제작하는 실험, 그리고
마지막으로 3 by 8 Decoder를 제작하는 실험을 하였다. 그리고 각 실험회로들
을 FPGA보드를 통해 데이터 값을 확인하는 실험
|
|
|
10진수로 변환하여 출력하는 조합회로를 디코더(decoder)라 한다. 디코더는 보편적으로 사용되는 집적회로이다. 디코더는 입력변수들에 인가된 코드를 변환하여 출력코드를 제공하는 조합논리회로이다.
인코더(encoder)는 디코더와 반대되는 기
|
|
|
10개 세로줄 분배기>
<DFF 연결도>
<DOT MATRIX로 보내줌>
<DIE 신호 출력기>
(3) 이론
Counter
ROM
분주기
DEMUX / MUX
Shift register
Flip flop
Decoder
BCD to 7 seg.
Shift Reg.
(4) 기타 사항
- 업무부담, 개발기간, 사용된 부품, 프로그램 등, 비용 - 서
|
|
|
것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전 1. 개 요
2. 문 제
(1) 3*8 Decoder
(2) 3*8 Encoder
3. 고찰 및 의견
4. 참고 자료
|
|
|
74LS155)
○ Reference
1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
2. 디지털논리와 컴퓨터설계, 황희융, 1986
3. 디지털전자회로, 탑출판사, 1982
4. 디지털논리설계기초, 에드텍, 1994 ○ 디코더(Decoder)
○ 7세그먼트
○ 인코더(Encoder)
○ 다중화기
|
|
|
및 선택 선과 Enable을 다음 표 11-1과 같이 가했을 때 출력을 측정하시오,
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
3. 그림 11-7과 같이 멀티플렉스의 입력을 는 0을, 은 5V를 인가하시오.
4. 실험 3의 회로에 선택선 을 다음과 같이
|
|
|
회로 구성은 동일하나 에노드측이 공통이 되어있는 것을 말합니다．
▽ SN74LS247과 7개의 330Ω저항과 7-segment LED를 이용하여 회로를 구성하고 결 과를 예상해 본다.
입력 (BCD)
출력 (Display)
A3 A2 A1 A0
a b c d e f g
0 0 0 0
1 1 1 1 1 1 0
0 0 0 1
0 1 1 0 0 0 0
|
|
|
7 디.엔코더 & 카운터와 분주기회로와 응용제작 (07 dec enc cont div36.pdf)
1. 디코더(decoder) 회로
(1) 7442 IC를 이용한 LED BAR 구동회로
(2) 7447 IC를 이용한 7SEGMENT 구동회로
2. 인코더(encoder) 회로
3. 99진 카운터 회로 제작
(1) 카운터 IC의 구조
◎ 7
|
|
|
엔코더(Encoder)
시뮬레이션 결과
딜레이(Delay Time)
시뮬레이션 결과
플립플롭(Flip-Flop)
RS 플립플롭
시뮬레이션 결과
D 플립플롭
시뮬레이션 결과
JK플립플롭
시뮬레이션 결과
비동기식 10진 카운터
시뮬레이션 결과
발진회로
시뮬레이
|
|
메뉴펼치기
