|
1946-1952)
6. ISA 컴퓨터(1952)
7. UNIVAC I(1948-1951)
Ⅴ. 컴퓨터의 후기 발전
1. 제1세대 컴퓨터(first generation; 1951?1959 : 진공관시대)
2. 제2세대 컴퓨터(second generation; 1959?1963 : 트랜지스터 시대)
3. 제3세대 컴퓨터(third generation; 1964?1971 : 집적회로시대
|
|
|
볼 수 있는 디지털 시계와 비슷한 것을 설계하는 것이 그리 어렵다는 느낌이 들지 않았고 우리 일상 생활 전반에서 사용하는 간단한 전기제품을 만들 수 있을 것 같다는 자신감을 얻을 수 있었다. 1. 설계실습 내용 및 결과
2. 결론
|
|
|
447 디코더의 동작을 살펴본다.
7-segment
- 위의 사진은 7-segment로, 7개의 마디와 1개의 점 및 10개의 핀을 가지고 있다.
- 7-segment는 애노드 공통형과 캐소드 공통형이 있으며, 애노드 공통형이 주로 사용된다.
- 위의 사진은 애노드 공통형 7-segment
|
|
|
LED 소자를 찾기 힘들어 요일 표시기능을 7-세그먼트 디코더로 대체하여 구성하였다.
납땜 미숙으로 인해 기판에 회로를 정상적으로 작동시키지 못하였으므로 납땜에 대한 착실한 연습이 필요하고 정상작동하는 소자의 필요성을 느꼈다.
|
|
|
있어야 한다.
3. 아직 카운터(counter)를 다루지는 않았지만 그림 13-7에 보인 그레이 코드 카운터는 만들기 쉬우며, 교통 신호 제어 논리에서 순차 논리의 기본이 된다. 카운터를 구성하고 카운터 출력()DP 74LS139A의 SELECT 입력을 연결하여라(실험
|
|
|
gain *constant power gain circle
3) noise figure *constant noise figure circle 4)결론
2. 제작 과정 1) DC bias 2) input output matching 3) 제작 및 측정
3. 결 과
4. 결 론
5. 참고 문헌
|
|
|
논리 회로의 종류
. RS 플립플롭 ( RS flip - flop)
RS 플립플롭은 가장 일반적인 플립플롭으로서 SR플립플롭이라고도 한다. 세트(set)입력S 및 리셋(reset)입력 R을 가지며, 출력은 Q와 Q의 부정인 를 갖고 있다.
* RS 플립플롭의 동작 상태
- Q가 1일 때, S
|
|
|
회로를 완성하였다.
설계과제 요약서
제 1 장 서론
제 2 장 프로그램의 구조 및 구성
제 3 장 결과 및 토의
설계과제명 : State machine을 이용한 Serial adder 설계
제 1 장 설계과제 개요
제 2 장 설계과제 목표 및 주요 내용
제 3 장 추진
|
|
|
논리 게이트(logic gate)
0 또는 1로 구성된 2 진 정보를 취급하는 논리 회로(logic circuit)로서, 일반적으로 2 개 이상의 입력 단자와 하나의 출력 단자로 구성된다. 컴퓨터 회로를 구성하는 데 필요한 기본적인 논리 게이트에는 AND, OR, NOT 등이 있다.
|
|
|
설계 목표 작성 및
파워포인트 작성
결과 보고서 작성 및
설계 결과 분석 작성 및 파워포인트 작성
결과 보고서 작성 및
파워포인트 작성, 전체 자료 관리
발 표 자
6. 소요 부품
번호
부품명
항목
개수
가격
1
LM3914N
레벨미터
3
6900
2
KA78R33
레
|
|
메뉴펼치기
