|
강의 순서
Definition of VHDL
What & Why HDL?
HDL의 종류
VHDL’s History
Benefits of VHDL
Design Automation
디지털 논리회로의 설계환경 변천
Design Flow
2.개발환경의 이해 및 실습 - 강의순서
Design Entry
Project Compilation
Project Simulation
Device Programming
|
|
|
논리 회로로 구성되어 있기 때문이다. 이에 비해 자연어는 애매하고 그때그때에 따라서 여러 가지로 생략하거나 바꿔 말할 수 있으며, 사회적인 지시 등도 필요하기 때문에, 컴퓨터에게 이해시키는 것은 대단히 어렵다. 컴퓨터를 사용하여 이
|
|
|
ut std_logic
);
end component;
begin
key : comp_4bit
port map(input_a,input_b,output_eq,output_agb,output_alb);
input_a <= \"0000\", \"1000\" after 100 ns; -- 입력 시그널을 4비트로 생성, “”사용
input_b <= \"0000\", \"1111\" after 200 ns; -- 모든 경우에 대한 입력을 생성하기 어려
|
|
|
of door_lock_mod_tb is
component door_lock
port ( clk : in std_logic;
rst : in std_logic;
ps_start : in std_logic;
ps_end : in std_logic;
ps_mod : in std_logic;
ps_num : in std_logic_vector (3 downto 0);
door_open : out std_logic;
alarm : out std_logic );
end component;
signal clk : std_logic;
sign
|
|
|
en X\"17\" => lcd_db <=\"00100000\";
when X\"18\" => lcd_db <=\"00100000\";
when X\"19\" => lcd_db <=\"00100000\";
when X\"1A\" => lcd_db <=\"00100000\";
when X\"1B\" => lcd_db <=\"00100000\";
when X\"1C\" => lcd_db <=\"00100000\";
when X\"1D\" => lcd_db <=\
|
|
|
of door_lock_mod_tb is
component door_lock
port ( clk : in std_logic;
rst : in std_logic;
ps_start : in std_logic;
ps_end : in std_logic;
ps_mod : in std_logic;
ps_num : in std_logic_vector (3 downto 0);
door_open : out std_logic;
alarm : out std_logic );
end component;
signal clk : std_logic;
sign
|
|
|
requency가 유리수가 아닐 때 샘플을 취한다.
여기서 주기는 4π로 한다. 그렇기 때문에 여기서 π는 유리수가 아니기 때문에 round를 이용하여 근사한 정수 값으로 대체하여 표현한다.
결론 및 분석
이번 실험은 아날로그 신호를 어떻게 샘플링 하
|
|
|
<= \'0\'; SEG2_COM2 <=\'1\'; output (6 downto 0) <= \"1111101\";
when x\"7\" => SEG2_COM3 <= \'0\'; SEG2_COM2 <=\'1\'; output (6 downto 0) <= \"0000111\";
when x\"8\" => SEG2_COM3 <= \'0\'; SEG2_COM2 <=\'1\'; output (6 downto 0) <= \"1111111\";
when x\"9\" => SEG2
|
|
|
gnizer;
architecture behave of string_recognizer is
-- Xilinx에서 입력을 클럭 신호와 같은 방식으로 사용하기 위해 IBUF component 사용
component IBUF
port(O : out std_ulogic;
I : in std_ulogic);
end component;
--내부 신호 및 상태 스트링 선언
type st_str is (s0, s1, s2, s3, s4, s5)
|
|
|
플립-플롭(Flip-Flop) vs. 래치(Latch)
플립플롭과 래치는 두개의 안정된 상태 중 하나를 가지는 1비트 기억소자
플립-플롭
클럭신호가 Rising 할 때만 출력값이 변함.
Edge-triggered 방식으로 동작
래치
Enable 제어신호가 ‘1’인 동안에 SR입력이 변
|
|
메뉴펼치기
