|
논리회로) 또는 ECTL(emitter coulpled transistor logic)이라 하며 장점은 스피드가 가장 빠르고 출력임피던스가 낮으며 출력분기 수가 크고 잡음발생이 적다. 단점은 소비전력이 크고 잡음여유가 적으며 다른 논리회로와 혼용이 어렵다.
2) 유니폴라형(
|
|
|
출력값을 Display 하는 회로를 조별로 자유롭게 설계하시오)
(1) 설계하고자 하는 패턴 인식 동기 순서 논리회로를 위한 state/oupput table을 작성하시오.
(2) 설계하고자 하는 패턴인식 동기순서 논리회로의 transition/output table을 작성하시오.
|
|
|
논리트게이트 심볼을 도식화하면 다음과 같이 나타낼 수 있다.
3. 표준기호로부터 대치기호 구하기
2장에서 설명한 바와 같이 표준논리게이트는 5가지가 있으며 이는 5가지 표준논리기호를 사용하여 논리회로를 작성한 것이다. 표준논리기호
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
반파 및 전파 정류 회로 실험
실험 일자
2020년 9월 25일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
1) 정류
교류전류를 직류전류로 변환하는 것을 정류라고 한다. 일반적으
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
연산 증폭기 및 선형 연산
증폭기 회로
실험 일자
2020년 11 월 25 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
연산증폭기
연산 증폭기(op-amp, Operational amplifier)는 한 개의
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ Voltage Follower
Voltage Follower란 Input 신호와 동일한 신호가 Ouput으로 나오는 회로를 말한다. 즉, 전압의 증폭도가 1인 증폭회로로서 전압은 Gain이 0이다. 하지만 전류를 증폭시킨다.
Voltage Follower는 In
|
|
|
회로에서 Equqation을 세우면
전압 는 과 사이의 과 에 의한 전압 분배 형태이다. 따라서 전압 형태로 방정식을 세우면
Gain 방정식 을 구하기 위해 을 치환하면
여기서 가 매우 크면(이상적 연산 증폭기는 무한대) 다음과
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 회로의 주파수 응답
정현파 주파수가 변화할 경우 정현파 입력신호에 대한 회로 정상상태 응답에 대한 설명이다. 또한 입력 주파수 변화에 따라 출력신호의 Gain과 위상차가 변한다. 전달함수를 이용
|
|
|
경우의 드레인 포화전류는 라고 표시하며, , ,의 사이에서
의 관계가 성립된다. FET의 3정수인 증폭정수 μ, 드레인저항 , 상호컨덕턴스 은 다음과 같이 정의 된다.
Common Source의 경우에 대해서만 실험하며 CS에 대한 회로를 보면
<그림1. 소스공
|
|
메뉴펼치기
