|
실험 나) XOR게이트()를 AND/OR/NOT 게이트를 이용하여 설계하고 출력의 상태를 확인하라.
[그림 2-9 ] XOR게이트를 AND/OR/NOT게이트로 표현한 조합 논리회로.
위의 [그림 2-9]에서와 같이 X = 의 관계식이 성립하므로 2입력 AND게이트 IC 74X08, 2입력 OR게이
|
|
|
3-15 회로에 대한 진리표와 카노맵을 완성하고 회로를 설계하라.
그림 3-15의 수식은 이다.
[표 3-9]그림 3-15회로의 진리표
A
B
C
F
이론값
실험값
L
L
L
L
L
L
H
L
L
H
L
L
L
H
H
L
H
L
L
H
H
L
H
H
H
H
L
L
H
H
H
H
2. 검토 및 고찰
일반적으로 논리회로에서 배운 부울
|
|
|
논리 회로에서 사용하는 게이트와의 관계를 불 대수의 공리 및 논리식의 표현으로 살펴보고, 복잡한 논리식을 간단하게 간소화하는 방법에 대하여 학습한 후 실험실습을 통한 실무 활용능력을 기를 수 있도록 한다.
1. 교재 및 단원명
|
|
|
아니었을 것이고 (함수발생기가 더 정확한 값을 보여줍니다.), 각 Gate 자체의 저항도 영향을 미쳤을 것입니다. 이러한 오차를 발생시킬 수 있는 요인들을 생각한다면 실험결과는 모두 옳게 나왔다고 생각됩니다. 실험
설계 및 고찰
고찰
|
|
|
문헌
http://princess.kongju.ac.kr/DigitalMain/dvlec/dvlecframe.htm http://www.pyc.pe.kr/computersystem/chapt-22.html
디지털 전자회로 설계, 청암, 김응묵, p54-58 제1장. 서론
제2장. 본론
2.1 카운터
▶ 동기식 modulo-N 카운터
▶조합 논리 회로
제3장. 결론
후기
|
|
|
논리회로및컴퓨터구조실험. 홍진출판사, 1996. Ⅰ. 일반적인 컴퓨터의 처리 방식인 직렬처리 방식에 비해 병렬처리 방식의 특징에 대하여
1. 일반적인 직렬처리 방식과 병렬처리 방식의 구조 비교
2. 직렬처리 방식에서 병렬 처리 방식
|
|
|
실험에 쓰인 리드선 자체의 저항, 그리고 실험에 쓰인 게이트 소자 내부를 통과하는 과정에서도 저항이 존재해 오차가 발생했다고 생각한다. 설계로 인하여 시간이 많이 부족할 것이라는 생각 때문에 실험에 좀 더 진지하게 임하지 못하고 빨
|
|
|
설계를 완료한 후 회로를 구성하고 시험한 후 결과를 요약하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
❍시스템의 기본적 동작
❍작동 요구사항
❍제어 논리에 대한 진리표
❍제어 논리의 설계
|
|
|
논리와)컴퓨터설계 Mano, M. Morris 교보문고
(공학도를 위한 알기쉬운)디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http://user.chollian.net/%7Ewow7/electro/basciff/basciff.htm
http://user.chollian.net/%7Ewow7/electro/RSFF/RSFF.htm
http://www
|
|
|
회로설계과정중의 short 가 있을 수 있다.
Reference
참고도서
(디지털 논리와)컴퓨터설계 Mano, M. Morris 교보문고
(공학도를 위한 알기쉬운)디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트
http://user.chollian.net/%7Ewow7/elect
|
|
메뉴펼치기
