|
)
회로이해 : 간단한 방법은 Toggle Switch를 이용하는 것이다. 작동형태는 위의 회로도와 같다. 이 회로는 논리 게이트를 빼고 그 대신 Toggle Switch를 이용했다. 1. 서론
1.실험제목
2.실험목표
3.필요장비
4.관련이론
2. 본론
2.1 설계
|
|
|
출력값을 인가
SEG_COM : 한 SET의 신호를 8개의 7-SEGMENT 중 출력될 7-SEGMENT에 할당
module part5(DIP_D,SEG_DATA,SEG_COM,CLK,RESETn); 설계목표 1-3
회로도 및 알고리즘 1-2
verilog code and annotation 1-9
pin assignment table 1-10
simulation result 1-3
실험시 유의사항
|
|
|
실험이었다.
8. References
1. 참고문헌 및 사이트
1) 디지털 논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://kutacc.kut.ac.kr/~yjjang/digi2000/chap7.pdf (타 대학 교수님 홈페이지)
2. Data sheet 1. Title
2. Name
3. A
|
|
|
회로도를 그려낸다.
○ 시간 점수는 없다.
3) 전원부(Assembling)
○ 각각의 PCB의 전원을 공급하기 위한 것으로 ±5[V], ±12[V], ±15[V], 0[V]를 만들어 낸다.
○ 랙(RACK)은 432[㎜]를 사용한다.
○ 납땜 배선 작업을 한다.
4) 회로설계(Design Prototype)
○ 회로
|
|
|
6-4.
DTMF Detecting
6-5.
DTMF Decoder
6-6.
제어 회로 part
6-7.
Interface 회로 part
6-8.
Sensor 회로 part
6-9.
구동 회로 part
6-10.
회로 전체의 모습
제 7 장
결 론
7-1.
졸업작품 수행 과정
7-2.
작품 완성
7-3.
맺음말
7-4.
참고문헌
|
|
|
실험원리
○ 동기식 카운터와 비동기식 카운터의 차이
○ 비동기식 계수기 (asynchronous counter)
● 가상실험
● 예비보고서
● 동기식 계수기
● 가상실험
● 결과 보고서
○ 비동기 계수기
○ 7진 리플 카운터 설계
○ 10진 리플
|
|
|
실험용 불휘발성 메모리 담당 수석 매니저 빌 갤러거는 말했다.
IBM에서는 MRAM(Magnetoresistive Random Access Memory) 기술에서
STT-RAM(spin torque transfer RAM)’ 기술로 관심을 옮겼다. TDK와 제휴하고, STT-RAM의 개발을 진행하였다. STT-RAM은 미세한 자석에 일
|
|
|
회로를 통해 clock을 느리게 하여 사용할 수 있다. (kit에서는 4MHz의 clk가 입력된다.) variable을 이용해서 코딩을 할 수 있다. variable은 signal과 비슷하지만 scheduling을 하지 않는다는 점에서 차이점을 보인다. 실제 Kit를 사용해서 설계한 회로를 실험
|
|
|
설계하도록 하는 프로젝트였다. 상태도는 수업 시간에 배운 부분으로 충분히 파악 가능하여 쉽게 그려내었으나 이를 코딩 하는 것은 순전히 별개의 문제였고 빈 공간만 코딩한다고 하더라도 그 양이 많고 파악할 부분이 있었으며 KIT로 실험
|
|
|
피드백저항을 조절 적당한 전압이득으로 변경
7번 램프의 추락사 (내부 균열이 예상됨)
해결 방안 : 새로 구매시 소요시간 10일 (포기) 설계 순서
역할 분담
서 론
간략 회로 설명
1차 회로도
2차 회로도
최종 회로도
|
|
메뉴펼치기
