|
논리적(Logical) 기준 등이 있다. 이를 기준으로 아래 요구 사항을 충족시키시오.
(1) 네트워크를 구성하는 물리적 시스템 세 가지를 제시하고 이들의 기능을 간략히 요약하시오.
(2) 네트워크를 구성하는 논리적 시스템 세 가지를 제시하고,
|
|
|
회로.
■ 입력 단자 수가 n 개이라면 출력 단자 수는 2n개. (n × 2n 디코더)
■ ROM, RAM과 같은 기억 장치에서 특정한 번지를 선택한다던가 명령 레지스터에 들어 온 명령을 해독하는 데 사용. 실험목적
[1] 디코더(Decoder)
[2] 인코더(Encoder)
|
|
|
설계실습을 통하여 무엇을 배웠는가?
이번 설계실습을 통해 기초논리회로 시간에 배웠던 래치와 플립플롭의 동작을 직접 확인해 볼 수 있었다. 래치의 경우 클록 신호가 허용되어 있는 동안은 연속적으로 입력 변화가 출력에 전달되는데 반
|
|
|
것. (가급적 2차원 평면으로 결선을 할 것.)
5.참고문헌
디지털공학실험(이병기 저) 사이텍미디어 (p21~31)
VHDL을 이용한 디지털 논리회로 설계(William Kleitz 저) 아이티씨
(p50~54,p64~83) 1.목적
2.이론
3.실험기구
4.실험절차
5.참고문헌
|
|
|
논리적(Logical) 기준 등이 있다. 이를 기준으로 아래 요구 사항을 충족시키시오.
(1) 네트워크를 구성하는 물리적 시스템 세 가지를 제시하고 이들의 기능을 간략히 요약하시오.
(2) 네트워크를 구성하는 논리적 시스템 세 가지를 제시하고,
|
|
|
회로로 구성하여 실험하였는데, 이는 더 확장하여 n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고
|
|
|
확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (74LS00) 6개
- Hex Inverter (74LS04) 3개
3. 설계 실습 계획서
(1) JK Master/Slave 플립플롭의 1’s catching에 대해 조사하라.
|
|
|
회로에서 출력 X의 논리식을 구한 후 이를 부울대수의 정리를 이용하여 간소화 시키고 <표 2-2>와 같은 진리표를 작성하시오.
[그림 2-3]
A
B
C
X
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
<표 2-2>
☞ AB+AC
◈ 실험절차
1. [그림 2-4] (a),
|
|
|
실험 회로수정으로 인해 지금 이 작품을 설계했습니다. 제품은 스톱워치이며 우리가 일상생활에서 볼 수 있는 것입니다.
처음 저희 조에서 만들려고 했었던 것은 PIC를 이용한 디지털 시계였습니다. 하지만 어셈블리어에서 진전이 없어 조원
|
|
|
회로입력은 카드 코드 AB와 키패드 코드 CDE로 구성된다. 회로는 3개의 출력 XYZ를 가진다.(만약 X 또는 Y=1이면, 문 1 또는 2가 열린다. 만약 Z=1이면 경보음이 울린다.) 2-입력, 3-입력, 4-입력 NOR게이트와 인버터만을 이용하여 회로를 설계하라.
입
|
|
메뉴펼치기
