|
논리 회로(Combination logic network)가 어떤 함수 F로 실현된다면, 입출력 변수가 부 논리로 결정될 때에는 함수 F의 쌍대(FD)를 실현할 수가 있다. 실험 목적
① 논리게이트란 무엇인가?
② 부울 함수란 무엇인가?
▲부울 대수?
▲부울 식과
|
|
|
회로를 구성하는 데에 큰 어려움이 있었었다. 오버플로우 감지기 회로를 구성할 때에는 진리표를 먼저 작성하고 그에 대한 카르노맵을 작성해 최소 SOP 식(부울표현식)을 추출하여 그것을 사용부품에 한해서 실험을 해야겠다는 생각 하에 7410
|
|
|
논리식을 구성한다. F의 식에서 F\'에 대한 논리식을 구할 수 있고, 이 F\'에서 NOT 연산을 하면 (F\')\' = F 로 구할 수 있어서 F에 대한 합의 곱 형태의 논리식을 구할 수 있다.
부울 함수를 표준형으로 간소화하여 모든 변수가 포함된 정규형을 변
|
|
|
간소화 해보았다. DeMorgan의 정리를 사용함으로써 많은 게이트를 최고화 함으로써 아주 간단한 회로로 만들 수 있다는 것을 배웠다. 회로를 구성함에 있어서도 DeMorgan의 정리를 이용하면 복잡한 회로도 아주 간단하게 만들 수 있다. 실험을 통
|
|
|
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
0
1
1
1
0
실험 1 풀이과정
Y가 1이 되는 식만 뽑아내면, A\'B\'C , A\'BC\' , A\'BC , AB\'C 이 식들을 카르노맵을 이용하여 간소화 시키면,
BC
A
00
01
11
10
0
0
1
1
1
1
0
1
0
0
고로 Y = B\'C + A\'C + A\'B가 되고, 이를 논리회로로
|
|
|
논리식을 나타내고, X와 Y의 두 회로가 서로 같음을 증명하여라.
X, Y의 논리식이 동일하므로 서로 같은 회로임. 제목 : 부울대수와 드모르간의 정리
1. 그림1과 같은 회로를 각각 결선하고 입력 변화에 따른 출력 X, Y, Z 의 값을
측
|
|
|
부울 함수로 표현하시오. 또, 이 논리함수를 NAND 게이트만을 가지고 구현하시오.
2.11 부울 대수의 기본 논리인 NOT, AND, OR 논리 게이트는 SSI 회로로 만들어져 시중에서 구할 수 있다. 이들 IC의 내부 구조와 시장 가격을 조사하시오.
NOT - 150원AND -
|
|
|
3 분배법칙
a) (A+B)(A+C)=A+BC
b) AB+AC=A(B+C)
정리 4 a) A0=0
b) A+0=A
정리 5 a) A1=A
b) A+1=1
정리 6 a)
b)
정리 7 a) AA=A
b) A+A=A
정리 8 a) A(A+B)=A
b) A+AB=A
정리 9 학 습 지 도 안
◎ 디지털 논리회로
Ⅰ. 기본 논리 게이트(Logic Gate)
Ⅱ. 부울대수(Boolean Algebra)
|
|
|
논리게이트
1. 다이오드에 의한 AND논리회로
2. 다이오드에 의한 OR 논리회로
Ⅳ. 게이트와 논리게이트
Ⅴ. 게이트와 NOT(반전회로)게이트
Ⅵ. 게이트와 NAND(부정 논리곱 회로)게이트
Ⅶ. 게이트와 AND(논리곱회로)게이트
Ⅷ. 게이트와
|
|
|
논리회로(Logic circuit)
디지털 전자회로에서는 2진수 “0”과 “1”의 두 부호의 조합에 의해 필요한 정보를 나타내는데, 이 0과 1을 사용하여 입력정보를 처리하는 회로를 논리회로라 한다. 지금까지 2진수의 두 상태를 “1”과 “0”으로 표
|
|
메뉴펼치기
