|
실험은 드모르강 정리를 설명한 것이다.
- 결론 및 고찰
이번 실험에서의 핵심은 불대수의 정리와 드모르강의 정리를 이해하고 회로를 구성하며 각각의 회로의 출력값 즉, 조합 논리 회로의 진리표를 구성하는 것이라고 볼 수 있다.
불대수의
|
|
|
회로라 하고, 아래의 래더 다이어그램 처럼 동시에 운전_스위치와 정지_스위치를 동시에 눌러도 무여자 상태가 된다. 이러한 회로를 시동우선 자기유지회로라 한다. Ⅰ. 서 론
실험 목적
실험 배경 이론 개요
1. 부울 대수
2. 래더
|
|
|
회로 상에서 직접 해보는 것도 좋은 방법이다. 실험 목표
<실험 1>
<실험 2>
사용 부품
<실험 1>
<실험 2>
관련이론
1. 불 대수(Boolean algebar)
2. 논리 게이트
3. 드 모르간의 정리
<드모르간의 제 1정리>
<드모르간의 제 2정리>
* 출처
|
|
|
실험 데이터를 근거로 다음의 문장이 “high\"또는 \"low\"인지를 설명하시오.
실험 1(a) active
실험 1(b) active
실험 1(c) active
7. 실험 3에서 7 세그먼트에 숫자 및 문자를 표시하는 회로를 구성하라. 키패드의 0에서부터 F까지 입력에 대해 각각을 7
|
|
|
부울 표현식의 한 항에 대해 드모르간의 정리를 적용하면 이 입력들만을 사용하는 회로를 그릴 수 있다. 박스 내에 이 회로를 그려라. 강사가 지시한다면 회로를 구성하고 시험하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순
|
|
|
부울 대수 카르노 맵
진리표(Truth table)
진리식 및 논리 회로에 대한 모든 입출력 결과를 기록하는 표
부울 대수 (논리 대수 Logic algebra)
논리적인 문제를 해결하기 위한 수학적인 방법
결과
참, 거짓, 0, 1
논리 연산
논리곱(AND), 논리합(OR), 논리부
|
|
|
부울 대수식을 간략화하기 위한 카르노 맵의 이용
※ 우리가 원하는 임의의 논리 동작을 실현하기 위한 논리 회로를 설계하는 경우에 카르노 맵을 이용하여 부울 대수식을 단순화시키면 회로를 간략화 할 수 있다.
① 진리표 작성
② 카르노
|
|
|
[ 실험목적 ]
① 전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.
[ 이론 및 예측 ]
(1) 전가산기의 합과 전감산기의 차
X + Y + Ci의 합 S
X - Y - Bi의 차 D
① Boole 대수 방정식에 의한 전가산기의 합과 전감산기의 차
○
|
|
|
실험절차 : 그림 06-07] BCD 가산기
[1] 회로를 초기화 시키기 위해 SimInit 버튼을 클릭한다.
[2] 각 소자의 출력값을 보기 위해 showOutput 버튼을 클릭한다.
[3] T 버튼을 클릭하여 회로의 동작모드를 toggle 모드로 설정한다.
[4] 이 회로는 4비트 이진병
|
|
|
bit 가 0 이므로 + 이다. 1.디지탈시스템의 개요
2.수의 표현
3.여러가지 부호
4.부울 대수
5.논리식의 간단화
6.기본적인 논리회로
7.멀티바이브레이터 회로
8. 시미터 트리거회로
9. 계수회로와 레지스터
10. Shift Register
10. 연산 장치
|
|
메뉴펼치기
