|
회로가 동작하지 않는다. 그 후 8번째 칸 중반부 이상부터는 정상적으로 회로가 동작하는데 여기서 we값이 0이므로 read기능만 수행한다. 예로 9번째 칸에서 0100번 address를 찾아 write & read모드에서 해당 address에 저장했던 값을 read한다.
< 실험
|
|
|
실험에 대한 고찰 >
이번 실험에서는 binary/gray counter를 설계하였다. 처음에는 어려울 것 같았으나 교수님께서 앞부분의 3bit up/down counter의 소스코드를 잘 이용하라고 힌트를 주셨고, 실험 수업 이후 다른 전공 수업에서 binary/gray counter에 대한
|
|
|
실험에 대한 고찰 >
이번 실험에서는 flip-flop을 이용하여 3가지 shift연산을 수행하는 shifter을 설계하였는데 이전의 실험들과는 다르게 componenting을 할 필요가 없었다. 여태까지 설계할 때에는 port mapping 하는 것에서 애를 많이 먹었었는데, 이
|
|
|
실험 자료실에 올려진 74HC04N, SN74HC14의 데이터시트를 출력하여 예비보고서에 포함시키고 실험에서 참고자료로 사용하시오.
74HC04N
Pin configuration.
Logic symbol.
Functional diagram.
SN74HC14
Pin configuration.
Logic symbol
Function Table < 목 적 >
< 질문사항
|
|
|
포화(CC등이 켜진 상태) 될 경우에는 즉시 출력 전압을
0으로 내리고, 부하의 이상 유무와 5에서의 값을 점검해야 한다. 문제가 해결되면 6 또는 8부터
다시 시작한다.
10.부하에 제 2의 다른 전원이 연결되는 경우, 이 때 전압이 본 전원 공급기
|
|
|
회로는 안정된 상태를 유지하게 되고, 신호가 소거된 후에는 다른 안정된 상태로 남게 된다. 마찬가지 방법에서, 두 번째 신호는 이 회로를 다른 안정된 상태에서 원래의 안정상태로 바꿀 수 있다.
4. 실험 과정
실험의 각 부분에서 지시된 점
|
|
|
실험 2(d)에 대한 순환형 시프트 레지스터의 파형.
표 10-7E 쿼너리 링카운터(43210)
Count
Pulse
LED1
LED2
LED3
LED4
LED5
0
L
D
D
D
D
1
2
3
4
5
6
7
Clock
Q1
Q2
Q3
Q4
Q5
그림 10-6 실험 3의 쿼너리 카운터에 대한 파형.
표 10-8 트위스트된 링카운터
Count
Pulse
LED1
LED2
LED3
LE
|
|
|
급 PC 한 대
FPGA package 1개
Logic tester
4. 실험과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표7-1
control signal
input
|
|
|
실험기기 및 부품
오실로스코오프(CRO) : dc 결합된 입력과 전압측정이 가능한 것.
직류전원공급기 : +5V, 50mA이상
74HC04 : 6개의 인버트 게이트
555 : 타이머
SWG : +5V, 100Hz에서 10kHz 또는 50μs 단일펄스
캐패시터 : 1μF, 10μF, 1, 470
LED : 붉은색
스위치 뱅
|
|
|
실험시간에 말씀해 주셨지만, 우리조가 얻은 출력은 D = 0 일 때 1 1 1 1, 그 후에는 1 1 1 0, 1 0 0 0 , 0 0 0 0 이었다. 회로 체결을 여러 번 반복하였고, 몇 번이고 확인했음에도 칠판에 써주신 출력 과 다른 출력이 나온 것은 소자의 문제로 생각된다.
|
|
메뉴펼치기
