|
실험결과* 표 3.11
입력
출력
G
DIR
A
B
B
A
0
0
0
0
1
1
0
1
0
0
1
1
실험 4. 가산기 예비 레포트
[목적]
1. 반가산기와 전가산기의 원리를 이해한다.
2. 가산기를 통하여 논리회로의 구성능력을 키운다.
3. 가산기를 이용한 가산 연산장치를 이해할 수 있도
|
|
|
5 연구 결과
연구 결과
우선 결과는 이 제품의 동작을 보시면 될 것입니다.
저희 조는 몇 번의 실패와 몇 번의 반복 실험 회로수정으로 인해 지금 이 작품을 설계했습니다. 제품은 스톱워치이며 우리가 일상생활에서 볼 수 있는 것입니다.
처음
|
|
|
JK 입력 상태에 따른 Q 출력 파형을 그려라.
CLK
J
K
Q
2) 다음의 진리치표를 갖는 T-FF 회로는 JK-FF를 사용하여 구성하라.
T
0
1
[여기표]
T
J
K
0
0
0
0
×
0
1
1
×
0
1
0
1
1
×
1
1
0
×
1 1.제목
2.목적
3.이론및 실험원리
4.실험장치
5.실험방법
|
|
|
회로의 연결은 재차 확인하여 이론과 조금도 다름이 없이 연결되어 있음을 확인하였다. 도선 어딘가가 끊어져 전류가 흐르지 못한다던지, 실험 1의 문제처럼 게이트의 Input과 Output을 담당하는 핀의 고장이과 같은 시스템의 하드웨어적인 문제
|
|
|
5%가 넘어가면 sooo humid *-_-*글자를 출력하였다.
8. Conclusion
한 학기동안 여러 실험을 통해 많은 것을 배울 수 있었다. 실험의 초반에는 논리회로를 다루었으나, 우리가 마지막에 배운 것은 AVR이었고, 이를 중점에 두고 텀 프로젝트를 진행하였
|
|
|
실험치와 이론치가 일치하였다.
(7) 그림 6-15의 2-bit 병렬 가산기 회로는 그림 6-11의 반 가산기 회로와 그림 6-12의 전 가산기 회로의 결합회로이다. 병렬 가산기 회로로써 가능함을 논리적으로 검토하여 보자.
(8) 그림 6-16의 2의 보수를 이용한 2
|
|
|
/blog.naver.com/dbskffl?Redirect=Log&logNo=140010178858
▷http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap07/digital07_4.htm
▷http://kin.naver.com/detail/detail.php?d1id=11&dir_id=110209&eid=ky2pvtvUDR4guyBYzczJZwbnfebe7i1I&qb=x8O4s8fDt9M=&pid=fsUQqdoQsDwssahLfBlsss--410180&sid=SAXfqZnABU
|
|
|
회로이다.
쌍대성 정리를 이용하여 (d)회로를 (e)와 같은 등가의 NOR-NOR 회로로 바꿀 수 있다.
즉, 주어진 논리 동작을 하는 회로를 (b)와 (e)처럼 2가지 종류로 만들 수 있다.
참고문헌
부울대수와 카르노 맵 - 정보통신실험 2004. 5. 19
디지털 공학실
|
|
|
논리회로도를 작성한다.
이 논리회도를 통하여 브레드보드판의 회로를 꾸민다.
3)실험결과
<스위치 입력 A = 0 , B = 0 일때 Segment 0>
<스위치 입력 A = 0 , B = 1 일때 Segment 1>
<스위치 입력 A = 1 , B = 0 일때 Segment 2>
<스위치 입력 A = 1 , B
|
|
|
회로를 다시 만들었다 . 실험의 값은 표 1.12와 값이 나왔다 . 파형은피스파이스에서 뽑은 값과 같음을 알수 있었다. 하나의 IC가 몇개의 소자를 가지고 있어서 연결을 할때 좀더 주의를 가져야 겠다.
---강사니--- 1.기본논리회로
[ 목적 ]
|
|
메뉴펼치기
