|
문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고사항
3. 반성 및 토의
4. 실험 관련 이론
5. 참고 문헌
|
|
|
실험에서는 단면적 감소하는 방향으로 변화함으로서 두 수치간의 차이가 발생하게 되는 것이다. 하지만 이런 논리라면 인장시 실험값이 이론값보다 높아야 하지만 그러지 못했다. 응력이 오히려 감소하는 것이었다. 원인으로는 탄성을 가진
|
|
|
있는 게이트가 인버터, AND, OR, NOR, XOR, XNOR 말고 더 있으면 그 게이트는 무엇인가?
4.컴퓨터에는 이러한 논리 게이트가 어느 정도 들어있는 건가? 1. 아래의 회로도를 구현하시오.
3. 실습 토의 (실험결과 요약 및 질문 사항)
<질문 사항>
|
|
|
0
0
5
0
5
1
0
1
1
0
5
5
5
1
1
0
0
5
0
0
5
1
1
0
1
5
0
5
5
1
1
1
0
5
5
0
5
1
1
1
1
5
5
5
5
1
(2) 다음 회로를 구성하고 실험을 통하여 표를 완성하시오.
입력
출력(X)
입력논리
X= [ {(A*B)*C} * {(A*B)*C} ]
A
B
C
전압(V)
논리(1,0)
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
|
|
|
조절하는 회로를 설계해보는 실험등) 에 대한 실험도 해 볼수 있는 기회가 있었으면 한다. 목적
결과
(1) 4-to-1 멀티플렉서
(2) 1-to-4 디멀티플렉서
(3) 논리함수의 구현
(4)멀티플렉서와 디멀티플렉서의 중첩사용
Discussion
|
|
|
회로도는 register file의 상세 구조이다.
그러나 위의 회로도는 write port가 하나인 회로도로, 이 실험에서는 두 port를 구현해야 한다.
write port의 enable값과 decoder를 통해 나오는 bit, 그리고 모듈 자체의 clock값을 AND게이트로 통과시켜 clock을 발생시
|
|
|
MOS 회로
<CMOS타입 NAND 게이트> <NAND게이트의 논리기호>
◆NOR 게이트의 MOS 회로
<CMOS타입 NOR 게이트> <NOR게이트의 논리기호>
2. 실험 결과
<표 35-1>
[V]
[V]
[V]
[V]
[V]
[mA]
[V]
[mA]
계산값
12.036
0.075
2.56
11.4213
0.1142
22.7758
측정값
12.111
|
|
|
실험순서 3. (입력 논리 레벨과 발생기 결선)
펄스 발생기를 이용하여 리딩 에지 트리거로 one shot을 트리거할 필요가 있다고 가정하자.
A1,A2 그리고 B에 대한 결선을 결정한다.
입력 논리 레벨과 펄스 발생기 연결에 대하여 기술하고 회로를 구
|
|
|
실험목적
- 직렬 및 병렬로 구성된 다이오드 회로의 해석 능력을 개발한다.
이론개요
- 문턱전압이란?
- 전압강하란?
- 다이오드의 직렬구성
- AND게이트
- 정논리란?
- 브릿지 회로란?
* 문턱전압 이란?
P형 반도체는 +, 즉 정공이 많은 반
|
|
|
논리 1이 입력되면 패리티에 어떤 일이 생기는가? 논리 0이 입력되면 어떤 일이 생기는가?
그림 15-7
15
D 래치 및 D 플립-플롭
데이터 및 관찰 내용
실험순서 3 : SPDT 스위치의 되튐에 의한 영향 제거 회로에 관한 관찰 내용:
- A에 접촉한 후 떨어
|
|
메뉴펼치기
