|
회로를 비교하면 저항이 클수록, 커패시터의 용량이 클수록 리플의 크기는 작아짐을 알 수 있었다. 시정수 에서 시정수가 클수록 방전이 느리므로 리플의 크기가 커짐을 알 수 있었다.
2) 변압기의 교류 출력 전압이 0V, 6V, 12V 일 때 실험 방법 4
|
|
|
실험과정(4)와 실험과정(6)을 비교해 보면 전류의 크기는 실험과정(4)가 더 크게 나오게 되는데 그 이유는 저항값은 전류에 반비례하므로 저항값이 더 큰 실험과정(6)이 전류값이 더 작게 나오게 되었다.
그림2-14의 실험회로는 세 개의 저항이
|
|
|
회로기초및응용, 상학당, 남상엽 외2명, 06년7월1일, 271p~273p
②전자통신기초실험, 상학당, 전자통신연구회, 06년8월25일, 165p~173p
③전자회로실험, 청문각, 김경태 외1명, 03년1월15일, 156p~157p
④전자회로실험, 내하출판사, 김현후 외1명, 05년2월20일
|
|
|
회로에서 분리시킨다.
※ Part C
분압기의 저항이 3kΩ이 되도록 하여 앞의 과정을 반복한다. 실험전압은 6V, 8V, 10V, 그리고 12V이며, “Formula Test"의 전압은 7V, 13.5V이다.
※ Part D
분압기의 저항이 4kΩ이 되도록 하여 앞의 과정을 반복한다. 실험전압
|
|
|
실험을 같이 해서 솔직히 이번엔 실험의 처음부터 끝까지 다 참가 할순 없었다.
A, B, C실험의 오차를 보면 실험기구로 인한것 이거나 우리가 값을 측정할 때 약간의 실수를 해서 그것으로 인한 오차라고 생각 할 수 있겠는데 병렬회로에서의
|
|
|
회로 ), 전류계의 전류 를 측정하라.
⑸ : 개방, : 개방, : 단락 ( RL병렬 회로 ), 전류계의 전류 를 측정하라.
⑹ : 개방, : 개방, : 단락 ( RLC병렬 회로 ), 전류계의 전류 를 측정하라.
⑥ 위의 각 실험회로에서의 임피던스 값을 구하여 표 15.3을 완성
|
|
|
3 분배법칙
a) (A+B)(A+C)=A+BC
b) AB+AC=A(B+C)
정리 4 a) A0=0
b) A+0=A
정리 5 a) A1=A
b) A+1=1
정리 6 a)
b)
정리 7 a) AA=A
b) A+A=A
정리 8 a) A(A+B)=A
b) A+AB=A
정리 9 학 습 지 도 안
◎ 디지털 논리회로
Ⅰ. 기본 논리 게이트(Logic Gate)
Ⅱ. 부울대수(Boolean Algebra)
|
|
|
회로
25V
25V
10.05V
10kΩ
10kΩ
X
X
10
Rs 증가
25V
24.34V
9.5
10kΩ
13.85kΩ
X
X
12
Rs 감소
25V
24.32V
10.42V
10kΩ
5kΩ
1.042mA
1.739mA
14
VAA 감소
20.88V
20.22V
9.5
10kΩ
10kΩ
X
X
15
VAA 증가
68V
67.3V
10.5
10kΩ
10kΩ
X
X
표3-2
*공급전압 변동에 의한 효과*
13. 이 실험 회로에
|
|
|
실험 방법
4.1 옵셋 전압
1) 위와 같이 회로를 구성하고 연산 증폭기 출력 전압을 측정하여 입력 옵셋 전압을 구한다. 입력 옵셋 전압은 측정된 출력 전압을 전압 이득으로 나누어 다음과 같이 구할 수 있다.
2) 연산 증폭기를 바꾸어 실험 1)을
|
|
|
회로를 구성한다. 7400의 7번 핀은 접지하고, 14번 핀은 +5V의 전압을 인가한다. 입력의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.
C
B
A
X
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
검토 실험 결과를 토대로 어떤 결과를 얻을
|
|
메뉴펼치기
