|
실험 방법
(1) Gate로 구성한 RS F/F ; 그림 6과 같이 회로를 구성한 후, S‘과 R’을 교대로 접지에 연결하면서 LED의 점등상태를 확인하시오.
(2) 74LS93 2개를 이용하여 8bit-Binary Counter를 구성하고 Clock Pin에 함수 발생기를 이용하여 2kHz Clock(5Vp-p, DC off
|
|
|
논리회로
컴퓨터 내부에서 2진수를 전기적으로 표현하고 처리하기 위해 2진수의 0과 1을 나타내는 전기적 신호로 동작하는 회로
게이트(gate)들의 조합으로 구성
작동원리에 따라 조합회로와 순서회로로 구성(컴퓨터 내부회로 구성)
게이트
|
|
|
논리회로
기본 논리연산 /
부울대수,카르노 맵 간단화 /
드모르간 정리
논리회로
기본 논리연산
❖ 논리 게이트는 컴퓨터를 구성하는 기본 블록이며 컴퓨터의 대부분의
기능은 메모리 형태의 유형을 제외한 대규모의 집
|
|
|
논리 함수를 구하시오.
(나) NOT 게이트, 2입력 AND 게이트, 2입력 OR 게이트를 이용하여 최소의 비용으로
회로 구현하기 위한 논리도를 그리시오. 단, AND 게이트와 OR 게이트의 가격은
F = B'C'+A'B'D = B'(C'+A'D) = B+(C'+A'D)' = B+(C(A'D)') = B+(C(A+D'))
동일하고
|
|
|
\'d\'
(a) 16개의 입력을 갖는 2단 논리회로
x = ab, y = c + d
F = ab(c+d)+c\'d\'(a\'+b\') = xy + x\'y\'
(b) 14개의 입력을 갖는 다단 논리회로
그림 2.2.3 회로 다단화
그림 2.2.4 기술 매핑
2.3 레이아웃 합성(Layout Synthesis)
자동 생성되거나 또는 물리적 Mask Pattern을
|
|
|
회로 시뮬레이션과 측정된 회로의 기생 값들에 근거해서, 타이밍 변수들이 놀리 모델에 할당되기도 한다. 모든 논리회로들이 동시에 활성화되지는 않기 때문에, 논리사건(event)들은 대기행렬(queue)에 순차적으로 저장된다. 이것은 네트워크의
|
|
|
1. 목적
조합논리 회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.
2. 설계실습 계획서
10-3-1 3.1.1 전가산기 설계
(A) 전가산기에 대한 진리표를 작성하여라
≪ 표 ≫
(B) Karnaugh 맵을 이용하여 간소
|
|
|
하여 비동기입력 프리세트와 클리어 입력을 갖는 SR 플립플롭을 설계하시오.
sol)
6.8 그림 6.12의 2번과 6번 게이트의 입력에 비동기 입력인 클리어 단자를 연결하시오.
sol)
6.9 두 클럭 전의 입력과 같은 출력을 갖는 동기 순서논리회로를 JK 플립
|
|
|
기초회로실험
사전보고서
1.
2. 제목: 실험(17) 직렬 RLC회로의 주파수 특성
실험(18) 직렬 RLC 공진회로
3. 목적: 직렬 RLC회로에서 주파수 변화에 따른 임피던스와 전류의 변화를 살펴본다.
직렬 RLC회로의 공진 주파수를 실험을 통하여 구한다.
직
|
|
|
기초회로실험
사전보고서
1. 학번: 9845157
이름: 유 상 은
조: 6 조
2. 제목: RC 및 RL 미적분 회로
3. 목적: (1). RC 및 RL 직렬 회로를 이용하여 수동 교류 회로 소자인 커패터와 인덕터의 특성 중 전계 및 자계 에너지 축적에 관한 특성을 파악하고 시
|
|
메뉴펼치기
