[디지털시스템(Verilog)] Memory Controller 예비보고서

메뉴펼치기

회원가입|
로그인|
마이페이지|
충전하기|
장바구니|
고객센터

검색어 자동완성 닫기

고급 검색 X

고급 검색 열기

아래를 기준으로 검색

아래를 기준으로 정렬

자료등록일 |
정렬 기준 |

참고문헌 있는 자료 최근 2주 미 구매 자료

한글
파워포인트
아크로벳
워드

전문지식 153건

	[디지털시스템(Verilog)] Memory Controller 예비보고서 하위 2bit를 뺀 값이다. 11. oeb read enable로, 0일 때 메모리 read가 일어났다는 뜻이다. 12. web write enable로, 0일 때 메모리 read가 일어났다는 뜻이다. 13. beb byte enable로, 각 bank를 할당하는 역할을 한다. ① Memory Controller ② Memory Controller의 Port List 디지털시스템 Memory Controller, Verilog 메모리 컨트롤러, [디지털시스템(Verilog)] Memory Controller 예비보고서,	페이지 2페이지 가격 800원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[디지털시스템(Verilog)] Memory Top & Writeback 예비보고서 Memory Top Memory Top 모듈의 input과 output을 정리하면 다음과 같다. input clk (1) clock reset (1) negative reset em_ctrl_word (15) execution 단에서 넘겨주는 control word em_sel_addr (1) dmem controller의 input address를 선택 em_sign_ext (1) dmem controller의 sign extend 신호 디지털시스템 Memory Top Writeback, Verilog 라이트백, [디지털시스템(Verilog)] Memory Top & Writeback 예비보고서,	페이지 3페이지 가격 800원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[디지털시스템(Verilog)] Memory Controller 결과보고서 대한 rdy_x와 read에 대한 rdy_x를 AND게이트로 연결하면, 최종 output rdy_x가 출력된다. 시뮬레이션 결과는 첫 페이지에 나타내었다. 시뮬레이션 결과가 정확함을 확인할 수 있다. ① Memory Controller의 시뮬레이션 결과 ① Memory Controller의 설계 디지털시스템 Memory Controller, Verilog 메모리 컨트롤러, [디지털시스템(Verilog)] Memory Controller 결과보고서,	페이지 3페이지 가격 2,000원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[디지털시스템(Verilog)] Data Mapping Unit, Execution Combination Top 예비보고서 on combination top 구현을 위해서는 Branch hadler에서 overflow가 고려되도록 수정되어야 하나, 그 의미가 모호하여 예비보고서 작성시에는 수정하지 못하였다. 따라서 위의 모듈에서 사용된 branch handler이 수정되어야 정확한 모듈이 완성된다. 기타 inpu 디지털시스템 Data Mapping Unit, Verilog Execution Combination Top, [디지털시스템(Verilog)] Data Mapping Unit, Execution Combination Top 예비보고서,	페이지 2페이지 가격 1,200원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[디지털시스템] Verilog 기본 실습 예비보고서 발생하는 캐리값이다. 모든 실행이 끝나면, endmodule 키워드로 모듈을 종료한다. ① Verilog HDL(Verilog Hardware Description Language) ① - ⅰ. Module ① - ⅱ. Port ① - ⅲ. Nets, Registers, Vectors ① - ⅳ. 기타 사항 ② ModelSim ③ 32-bit adder의 설계 디지털시스템 32-bit adder, Verilog ModelSim, [디지털시스템] Verilog 기본 실습 예비보고서,	페이지 2페이지 가격 1,200원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[디지털시스템(Verilog) Register 예비보고서 뜻이다. Flip-Flop을 32개 사용하는 이유는, 32bit의 데이터를 처리하기 위함이다. 각 register의 연산이 끝나면, 이를 Combinational logic의 Decoder에서 선택하여 결과값을 출력하도록 하는 것이 General purpose register의 설계 목적이다. 위의 회로도는 register f 디지털시스템 Register, Verilog 레지스터, [디지털시스템(Verilog) Register 예비보고서,	페이지 3페이지 가격 1,200원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[디지털시스템(Verilog)] Multiplexer 예비보고서 보았다. 32개의 input I와 5개의 selection input S를 잡고, output은 Y로 두었다. 5개의 not 게이트와, 32+32 총 64개의 and게이트의 output과 input 배열은 위의 코드와 같다. 위의 코딩 방법은 각 게이트를 그대로 소스 안에 포함시킨 게이트레벨 코딩이며, 실 디지털시스템 Multiplexer, Verilog 멀티플렉서, [디지털시스템(Verilog)] Multiplexer 예비보고서,	페이지 2페이지 가격 1,000원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[디지털시스템(Verilog) Assembly 예비보고서 진수로 표현하면 4148가 된다. 이를 Case 1, Case 2와 같은 방법으로 위치를 변환해주면, 4841이 된다. 따라서 16진수로 변환된 최종 코드(2byte)는 4841이 된다. 앞에서 언급했듯, 메모리는 4byte씩 구성되어야 하므로 위의 각 2byte는 합쳐지게 된다. 따라 디지털시스템 Assembly, Verilog Assembly어, [디지털시스템(Verilog) Assembly 예비보고서,	페이지 2페이지 가격 800원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[디지털시스템(Verilog)] 32-bit Adder-Substracter 예비보고서 므로, 생략하도록 한다. ⑦ carry select adder의 원리 모듈 구조는 오른쪽과 같다. ripple carry adder와는 달리 Cin이 0일 때와 1일 때로 나누어 각각의 연산을 수행하고, 이를 MUX를 이용하여 사용자에 의해 입력된 Cin의 값의 결과를 출력하게 된다. 연산 디지털시스템 32-bit Adder-Substracter, Verilog Adder, [디지털시스템(Verilog)] 32-bit Adder-Substracter 예비보고서,	페이지 2페이지 가격 1,200원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[디지털시스템(Verilog)] ALU Decoder 예비보고서 마찬가지로 right shift가 표현되어 있다. 이러한 오류는, 코딩이 완료된 후 시뮬레이션을 하였을 때, dump파일과 시뮬레이션 결과의 불일치로써 확인할 수 있었다.(dump파일에 적용된 연산은 left shift였다) dump파일이 정확하다면, 자료의 내용이 잘 디지털시스템 ALU Decoder, Verilog Decoder, [디지털시스템(Verilog)] ALU Decoder 예비보고서,	페이지 3페이지 가격 1,200원 등록일 2011.10.02 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음

이전 1 2 3 4 5 6 7 8 9 10 다음

회사소개
이용약관
개인정보처리방침
책임의 한계와 법적고지
이메일 수집 거부
고객센터 1600-6632