|
XOR 게이트로 통과시켜 그 값을 Sel에 저장하였다.
이 Sel을 select bit으로 이용한 MUX에서, 최종 결과값인 Out이 나오게 되는 구조이다.
시뮬레이션 결과는 위와 같다.
63×77 = 4851, 77×(-63) = -4851, (-63)×(-77) = 4851, 63×0 = 0
네 종류의 연산 모두 정확하게
|
|
|
경우)
OP[1:0]
OP[2]
00
01
11
10
0
0
0
0
1
1
0
1
1
1
Boolean algebra formulation으로 나타내면
OP[0]\' OP[1] + OP[0] OP[2]
각 Boolean algebra formulation은 NOT, AND, OR 게이트를 이용하여 구현할 수 있다.
실험에 대비하여 실제 코딩을 해 보았다.
Boolean algebra formulation을 각 게
|
|
|
다음과 같다.
opcode[7]
opcode[6:5]
opcode[4]
opcode[3:0]
instruction
0
10
0
14
beq
15
bne
1
0
bge
1
bgt
2
ble
3
blt
10,11,12,13,14
jmp
15
nop
1
10
0
14
beq
15
bne
1
0
bge
1
bgt
2
ble
3
blt
10,11,14
jmp
다음은 PC calculation unit에 대한 연산이다.
opcode[7]
opcode[6:5]
opcode[4]
opcode[3:0]
instructio
|
|
|
없었다는 점이다. 때문에 비슷한 항목인 em_sig_stop에 insert breakpoint를 설정한 다음 시뮬레이션을 진행하였는데, 이 것이 오류의 다른 원인이라는 추측 또한 가능하다. ① Memory Top의 시뮬레이션 결과
① Memory Top의 설계
② Writeback의 설계
|
|
|
단의 자리올림 출력이 윗단의 자리올림 입력으로 들어가도록 구성된다. 이와 같은 Parallel Full adder는 아랫단의 계산이 완료되어야만 그 자리올림을 윗단이 입력으로 받아 계산할 수 있으므로 전체 계산시간이 많이 걸린다는 단점을 갖는다. 따
|
|
|
예비보고서를 쓸 때 max-plus2 를 가지고 회로를 구성하여 시뮬레이션을 해보았었다. 웨이브폼에서 파형의 결과가 겹치기도 하였지만 4상클럭 출력 파형들의 특성은 충분히 알 수 있었다. 그것을 보아가며 실험을 하니 실험이 틀렸는지 맞는지
|
|
|
시스템 성능 모니터(system performance monitors)
2. 응용 소프트웨어
1) 전용 소프트웨어
(1) 사무용 소프트웨어
(2) 과학계산용 소프트웨어
(3) 기타 전용 소프트웨어
2) 범용 소프트웨어
3. 소프트웨어 개발도구 : 프로그래밍
|
|
|
시스템 패키지
⑤ 멀티미디어 소프트웨어
⑥ 통신용 소프트웨어(communication software)
⑦ 그룹웨어(group ware)
3) 소프트웨어 개발도구 : 프로그래밍 언어
(1) 기계어
(2) 어셈블리 언어
(3) 고급언어
(4) 제 4세대 언
|
|
|
r의 clock을 결정해야 한다.
여기까지가 첫 번째 combinational logic 부분이다.
다음은 sequential logic이다. 이 부분은 16개의 register로 이루어진다.
register의 코딩 소스는 왼쪽과 같다. 공간 절약을 위해 구성 형식이 동일한 중간 부분을 줄임표로 나타내
|
|
|
다면(MSB=0,0 or 1,1) Sel은 0이 되고,
A와 B의 부호가 다르다면(MSB=0,1 or 1,0) Sel은 1이 된다.
위에서 얻어진 Sel을 select bit으로 하는 MUX를 이용하여, Multi(=|A×B|)와 Multicom(=-|A×B|)
값 중 알맞은 값을 최종 output인 Out으로 출력한다.
테스트벤치 파일의 구조
|
|
메뉴펼치기
