|
피드백 바이어스 포화 레벨
참고 문헌
이미터 바이어스
전자 회로-Robert L. Boylestad, LOUUS NASHELSKY저
http://blog.paran.com/qrp/35131739
컬렉터 바이어스
전자 회로-Robert L. Boylestad, LOUUS NASHELSKY저
http://blog.paran.com/qrp/35123634
|
|
|
LOUUS NASHELSKY 저
전자 회로 설계 - 연규호 저
http://blog.naver.com/earthshake/150029056492
전파 정류
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
전자 회로 설계 - 연규호 저
http://blog.naver.com/earthshake/150029056694
|
|
|
실험에서 가장 중요한 과정인데, 귀에만 의존해서 공명 소리를 듣고 판단하는 것은 과학적인 방법이 아니었다. 더 정확한 측정을 위해서는 소리를 측정하는 기기를 이용하는 방법이 좋을 것 같다. 또 눈으로 눈금을 확인하는 과정에서 개인오
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
|
n), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과
|
|
|
측정 값과 이론 값이 차이가 크게 발생하였다.
오차가 30%에서 크게는 80%까지 발생하였다.
2. 오차가 발생한 원인은 무엇일까?
회로를 구성하는 부분에서 실수가 있었던 것 같다.
그리고 실험 (2) 에서 위상차가 음수가 나와야 하는데 양수
|
|
메뉴펼치기
