|
결과적으로 이 회로의 구조가 변수 변화에 덜 민감한 것이다.
컬렉터 귀환 회로에서의 이론적 전압 해석은 V_CC-(I_C+I_B ) R_C-I_B R_B-V_BE=0 이고 식 I_C=βI_B 식을 통해 정리하면 쉽게 전류를 구할 수 있다. 실험에 관련된 이론 1
실험회로 및 시
|
|
|
논리회로의 기초및 응용
Boolean 대수와 논리식 간략화
측정문제 논리회로의 기초및 응용
Boolean 대수와 논리식 간략화
측정문제
|
|
|
전자가 들어가는 끝인 Drain(그러므로 전류의 방향: Drain -> Source), 마지막으로 P형 영역인 Gate로 이루어지며 이 단자들은 각각 BJT의 Emitter, Collector, Base와 연관지어 비교할 수 있다. 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 2
실
|
|
|
1. 논리회로의 기초 및 응용
2. Boolean 대수와 논리식 간략화
실험 계산값, PSPICE값, 측정값 datasheet 1. 논리회로의 기초 및 응용
2. Boolean 대수와 논리식 간략화
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절
|
|
|
Chapter 1. 관련 이론(Theoretical Background
① RLC 회로
RLC 회로는 전기 회로중 저항, 코일, 축전기로 이루어진 회로이다. 이 회로는 교류가 흐르면서 시간에 따라 전류의 세기와 방향이 변해도 각 순간마다 회로의 모든 점에서 흐르는 전류가 동일
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적
|
|
메뉴펼치기
