|
1. 목적
Limiting회로와 Clampling회로를 설계하고 구현, 측정, 평가한다.
2. 준비물
Analog Lab Unit(ALU) 1개
함수발생기 1개
직류전원(power supply) 1개
Oscilloscope(OSC) 1개
Diode : 1N914 또는 KDS160 1개
저항 : 100kΩ 10% 1개, 5kΩ 10% 1개
Capacitor : 1uF 1개
3.
|
|
|
4. 설계실습 내용 및 분석
4.1 설계실습계획서의 3.1.1에서 설계한 <그림 10.1> 회로를 구현하고, M_1과 M_2 각각의 drain current, gate-source voltage, drain-source voltage를 각각 측정하라.
M_1과 M_2의 동작영역은?
- DMM을 통하여 설계한 회로에서 직접
|
|
|
) 1KΩ의 VR를 시계 방향으로 끝까지 돌려 놓은 다음 전압, 입력전압 및 R2(220Ω) 양단 전압을 측정할 수 있도록 한다.
5. 결과
- 다이오드의 전압 전류
R1의 위치
DIODE VOLTAGE
DIODE
CURRENT
INPUT
VOLTAGE
실험순서4
6V
0.03
6V
시계방향 끝
6.4V
0.03
15V
- 시험을
|
|
|
[ERROR : 10731] 오류 발생. 1. 실험목적
2. 실험장비
3. 실험 이론
4. 실험순서 및 방법
5. 결과
|
|
|
실험 6 OP - AMP 실험
◎ 결과 보고서
1-2-1 noise잡음 과 distortion이 생기고 4번 6번핀에 0.1uF RYPASS 콘덴서를 달아준다.
1-2-2 ( 16V 근방 ) 16V일때 정상동작
1-2-3 ( 8~9V 사이 ) 8.7V
1-2-4 전력소비를 낭비 즉, 하지 않기 위해서 IC가 동작하게 되면
POWER 소비가
|
|
|
분석하라.
sol) <실험값>
주파수
(Hz)
10
100
1k
2k
5k
10k
100k
200k
300k
500k
1M
15M
전압(V)
0
0.3
1
1.5
1.5
1.6
0.9
0.5
0.2
0.18
0.16
0.145
<이론값>
오차의 원인은 소자가 정확히 일치하지 않아서 이러한 일이 발생하는것 같다.
(4) 입력정현파의 주파수를 midb
|
|
|
실험으로 확인하여 본다.
나. 키르히호프의 전압의 법칙
직렬회로를 구성한다. 각 저항의 양단에 걸리는 전압을 측정한다. 키르히호프의 전압의 법칙인 ‘회로망 중에서 적당히 택해진 폐회로에 포함되어 있는 모든 소자에서 생기는 전압강
|
|
|
htm) 함수발생기 설명,사용법 (http://blog.naver.com/
egg3063?Redirect=Log&logNo=60010956184) 파워서플라이 출력전압 비교그림 ( 2학년 기초회로실험책 15Page ) ,
그림-1과 그림-2과 사용법 (http://cie.chungju.ac.kr/ymchae/dcp.html)
오실로스코프 사용법 ( http://blog.nave
|
|
|
오늘은 챕터 12 카운터 설계입니다.
실험 목표는 다음과 같이 카운터를 설계하여, 입력 신호가 1 에서 0이 될때마다 카운터가 1씩 올라가는 회로를 설계하는 것입니다.
아시겠지만 이번 실험에 쓰는 JK 플립플록이 네거티브 타입이기 때문에 1
|
|
|
실험기구
- 디지털 실험장치
- 오실로스코프
- 펄스/구형파 발생기
- NOT 게이트 74LS04
- NOT 게이트 74HC04
- 슈미트 트리거 74LS14
- 슈미트 트리거 74HC14
- NAND 게이트 7403(개방 콜렉터)
4. 실험절차
(1) 디지털 실험기판 위에 74LS04 NOT 게이트를 이용하여
|
|
메뉴펼치기
