|
Coupling 으로 설정하여야 출력을 확인할 수 있습니다
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :50us 1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 )
JFET 공통 게이트 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
회로로서 두 개의 서로 다른 트리거 전압 값에서 출력상태가 변환된다. 그림 12와 같이 낮은 트리거 전압값(LTL)과 높은 트리거 전압값(UTL)에서 동작한다. 그림 13은 슈미트 트리거의 표시기호를 나타낸다.
3. 실험기구
- 디지털 실험장치
- 오실
|
|
|
회로의 제어하기 위함이다.
3. 설계
<그림 2 실험에 사용 된 회로도>
● = 각조×0.5V+8V = 10.5V
●
●
● = Graph에서 구한다. = 150
● = 0.66A
● = 10㎌
● ㎌
●
● = 1.751V
4. 실험
▶ 실험 #1 각부의 전압 측정
● 를 인가 후 각부의 전압을 측정한
|
|
|
회로를 만들면 이 회로가 Thevenin 등가회로 내부에 걸리는 저항 R이다.
→ 전원을 떼어 그 자리를 선으로 이은 후 a-b사이의 저항을 측정하기 위해 위와 같이 회로를 정리하고 DMM으로 저항을 측정하여 R를 구한다.
5.3 실험계획 3.1의 계산값 V와 R
|
|
|
데브난의 정리(Thevenin’s Theorem)와 노튼의 정리(Norton’s Theorem)를 이해하고, 잡한 회로를 단순화시키는 두 정리를 실험적으로 확인함으로써 복잡한 회로에 대한 분석 능력을 키운다.
임의의 회로에서 데브난(Thevenin)의 등가회로를 이용한 계산
|
|
|
실험 7 실험 IC : 555 타이머 실험
◎ 결과 보고서
1. 2)-1 이론치 : *VCC(5) = 3.3V ,, 실험치 : 4V
1. 2)-2 이론치 : Hi=0.695(R+R)C=0.7ms ,, low=0.695Ra*C=0.23ms
실험치 : Hi=0.6ms low=0.26ms
1. 2)-3 이론치 : T=0.695(R+2R)C ,, T=0.93mHz ,, 실험치 : 0.925mHz
1. 2)-4 이론치 : D===75% ,,
|
|
|
50
932.33
735.76
5103.78
fR + 400
2350
1015.03
673.86
5111.39
fR + 600
2550
1106.06
626.15
5122.53
3. 분석
이 실험은 RLC 직렬 회로에서 주파수에 따른 전류와 임피던스의 값을 측정하는 것입니다. 위의 결과표를 보면 1.95kHz가 리액턴스 값이 0에 가까운 공진 주파수
|
|
|
트랜지스터의 동작 및 기능
-트랜지스터는 기본적으로 전류를 증폭할 수 있는 부품. 디지털 회로에서는 ON 또는 OFF의 신호만 받기 때문에 트랜지스터의 증폭 특성의 차이는 문제가 되지 않는다. 회로 기능은 대부분이 IC로 처리하는 경우가 많
|
|
|
트랜지스터의 동작 및 기능
-트랜지스터는 기본적으로 전류를 증폭할 수 있는 부품. 디지털 회로에서는 ON 또는 OFF의 신호만 받기 때문에 트랜지스터의 증폭 특성의 차이는 문제가 되지 않는다. 회로 기능은 대부분이 IC로 처리하는 경우가 많
|
|
메뉴펼치기
