|
실험3 전압이득에 대한 Bode Plot(크기와 위상)
분석 : 전압이득은 주파수가 커지게 됨에 따라서 일정하다가 100KHz보다 커지게 됨에 따라서 점점 줄어들게 된다. 위상도 다음과 같이 나타났다.
4) 실험4 Slew rate 측정
slew rate 회로도
시뮬레이션 결
|
|
|
트리거 이론은 이동통신의 기지국간에도 이용됩니다.
3. 슈미트 트리거 시뮬레이션 수행결과
1. 출력값 확인한 경우
2. 입출력 값 확인한 경우 1. 실험 목적
2. 관련 이론
3. 슈미트 트리거 시뮬레이션 수행결과
4. 시뮬레이션 결과
|
|
|
폭기
공통 게이트 증폭기는 공통 베이스 증폭기(BJT)와 유사
낮은 입력저항 Rin(source) = 1/gm
전압이득은 공통소스증폭기와 동일(Av = gmRd)
FET(Fileld-Effect Transistor)이 고입력 임피던스를 갖는 이유
간단히 말씀 드리면 FET의 물리적 구조 때문입니
|
|
|
실험은 A급 증폭기를 통하여 음성신호의 증폭과 푸시풀 증폭기를 설계하는 것이었는데 실험에 있어서 원하는 결과가 잘 나타나지 않는 것을 확인하였다. 그 원인을 살펴보았는데 여기서는 파워서플라이는 동작점과 Active mode 설정만 해주므로
|
|
|
증폭기에서 나오는 신호와 입력신호를 비교하라.
입력전압
출력전압
이론 출력전압
0.7V
7.70V
7.7V
1.0V
11.0V
11.0V
2.0V
22.0V
15.0V
< 입력 - 0.7 V / 출력 - 7.7 V >
< 입력 - 1.0 V / 출력 - 11 V >
6. 고찰
이번 실험을 통해 배울 것은 미세한 전기신호를
|
|
|
Γs =0 으로부터 |Γout|의 Stable Region을 구할 수 있게 된다.
무조건적 안정성 조건을 구하는 또다른 방법으로 (2.1)에서 (2.4)식을 다음과 같이 정리 할 수도 있다. 1. LNA 설계 이론
1.1 잡음지수 모델
1.2 증폭기 설계 방법
2.1 Stability
|
|
|
실험2
VC1
VC2
VE
VEE
VB1
VB2
4.9V
4.9V
-0.5V
-9V
-6.3mV
-6.3mV
1) 단일입력회로
단일입력 회로도
단일입력 Vout1,2
단일입력 Ve
단일입력 Q2 Vout 1,2
단일입력 Q2 Ve
차동입력 회로도
차동입력 입력신호
분석 : 단일입력 차동증폭기에서는 Q1, Q2가 같은 형태로 나
|
|
|
1uF일 때 더 줄어드는 것을 알 수 있었다. 그러므로 여기서의 캐퍼시터는 바이패서 캐퍼시터라는 것을 확인할 수 있었다. 1. 제목
2) 공통 소오스 증폭기
2. 예비보고사항
3. PSPICE Simulation
1) 실험1
2) 실험2
3) 실험3
|
|
|
증폭기
2. PSPICE Simulation
1) 실험1
실험 회로도
시뮬레이션 결과
분석 : Rref를 조절해 가면서 Iref가 20mA가 되도록 하는 저항값을 찾아보았다. 그 결과 저항값이 177Ω일 때 Iref=20.04mA가 되어 적합한 저항값을 얻었다. 이것을 통하여 Vx를 주어진 범위
|
|
|
증폭기회로 전류이득 실험에서는 에미터 공통 증폭기의 기본적인 성질인 를 구하는 것에 대한 실험이었는데 의 식을 통하여 구하는 것이었다. 여기서는 베이스 전류의 변화량 분에 콜렉터 전류의 변화량이 베타인데 이것을 베이스 전류가 30,
|
|
메뉴펼치기
