|
실험 목적
2. 실험 장비
1. 계측장비
2. 부품
3. 공급기
3. 이론 개요
4. 실험 내용 및 결과
5-1. 문턱전압
5-2. 병렬 클리퍼
5-3. 병렬 클리퍼 (계속)
5-4. 병렬 클리퍼 (정현파 입력)
5-5. 직렬 클리퍼
5-6. 직렬 클리퍼 (정현
|
|
|
회로를 구성하여야 한다.
12. 전압에 민감한 JFET 특성 때문에 핀치오프전압 및 포화 전류의 값이 계산값과 측정값에서 오차가 발생한다.
7. 토의 및 고찰
1. IDQ와 VDSQ는 책에서 주어진 값을 사용한 뒤 저항을 결정하여 구성한 회로로 실험결과를
|
|
|
안정도가 높아짐
Ve=1/10Vcc~1/4Vcc의 값을 가지며 이에 따라 출력 전류가 달라지므로 이 값은 전체적인 회로의 값에 영향을 미침 01. 실험 목적
02. 실험 장비
03. 이론 개요
04. 실험 과정
05. 실험 결과
06. 토의 및 고찰
07. 질의응답
|
|
|
화가 될 수 있는 것을 알게 되었다.
-에 역방향 바이어스를 인가하여야 제대로 측정이 된다. < JFET 특성 >
1. 실험 목적
2. 실험 장비
3. 이론개요
4. 실험순서
5. 실험 결론
6. 토의 및 고찰
< JFET 바이어스 회로 >
1. 실험 목적
2. 실험 장
|
|
|
회로는 이 조건을 만족하는가?
답 : 만족한다.
이론
PSpice 모의실험 13-2
1. 드레인 전류를 구하라.
답 : 3.557mA
2. 드레인-소스 전압을 구하라.
15-3.557*1 = 11.443V
답 : 11.443V
3. 저항 RD에 걸리는 전압을 구하라.
3.557mA*1= 3.557V
답 : 3.557V
4. 게이트-소스 전
|
|
|
Spice 모의실험 11-1
2. 이 회로의 를 계산하라.
이론
3. 이 회로의 상대적인 안정도를 계산하라.
상대적인 안정도 : ,
4. 회로 설계가 기준을 만족하는가?
만족한다.
PSpice 모의실험 11-2
2. 이 회로의 를 계산하라.
3. 이 회로의 상대적인 안정도를 계
|
|
|
화영역으로 이동하여 바이어스 전압과 신호증폭을 측정한 결과 <표 6>과 같았다.
바이어스 전압과 전류
9.79V
1.46V
0.85V
8.94V
0.61V
0.69mA
0.004mA
172.5
클리핑이 없는 최대 진폭
출력전압
입력전압
+진폭:20mV, -진폭:20mV
100mV
- 와 병렬로 10㏀을 연
|
|
|
3. 결과분석 및 토의
(1) 결과분석
전자회로에서의 가장 기본이 되는 장치이자 이미 2주차 실험에서부터 계속 다루어 왔던 전류기와 전압기의 원리에 대하여 알아보았다. 우선 기본적인 내용은 그렇게 어렵지 않았지만 실험 내용 및 과정과
|
|
|
전자회로의기초”, 두양사
[5] 김동식, “전자회로” 생능출판사
[6] 윤용수, “전기전자회로실험” 태영문화사
[7] 신인철 외, “대학 전자회로 실험”, 청문각
[8] 김현후, “ 전자회로실험”, 내하출판사 실험 1. Pspice 이론 및 실습(1) ……
|
|
|
회로구성을 어떻게 할 것이냐에 따라 다르게 된다. 1. 목적 ……………………………………… 3P
2. 서론 ……………………………………… 3P
3. 부품 및 기기 …………………………… 3P
4. 실험순서 ……………………………… 3~4P
|
|
메뉴펼치기
