|
실험1]
부품값
0.1kΩ
0.5kΩ
1kΩ
5kΩ
6kΩ
10kΩ
그림(a)
0.1uF
0.5uF
그림(b)
1mH
10mH
[실험2]
부품값
0.1kΩ
0.5kΩ
1kΩ
5kΩ
6kΩ
10kΩ
그림(a)
0.1uF
0.5uF
그림(b)
1mH
10mH
5.참고자료 :
Pspoce와 함께하는 기초전자전기공학실험 (홍순관외 3명, 홍릉과학출판사)
-
|
|
|
동일하면서 반복적인 과도상태를 만들 수 있다. 1 실험의 목적과 준비
1.1 실험 목적
1.2 사용 기기 및 부품
2 실험내용
2.1 콘덴서(커패시터)
2.2 교류 신호일 경우의 콘덴서
2.3 저역통과여파기와 고역통과여파기
3 예비문제
|
|
|
회로와 연결된다. 하지만 원래 VCC에서 흐르는 전류는 GND로 흘러야 하지만 GND부분에 설치된 저항으로 인해 전류는 GND로 흐르지 못하고 입출력핀으로 흐르게 되므로 입출력핀에서는 1(HIGH)이 출력된다.
7. 시뮬레이션 및 실험결과 분석
모터제어
|
|
|
값을 아무리 조절해도 듀티 사이클이 50%이하로 감소하지 않았다. 그 이유는 이론적인 식인 에서 를 0이라고 가정하여도 듀티사이클이 50%이하로는 감소할 수 없기 때문이다. 1. 실험 결과 – 시뮬레이션으로 대체함.
2. 비고 및 고찰
|
|
|
회로구성에서 상당히 어려운 점이 따르게 된다.
그림 20-1의 차단주파수 fc는 다음 식으로 나타내어진다.
과 Q, fc, C 및 이득 G 사이에는 다음과 같은 관계식이 있다.
, ,
G를 구하면 이고, 이다.
참고로 저역차단주파수는 , 고역차단주파수는 , 양
|
|
|
트리거 이론은 이동통신의 기지국간에도 이용됩니다.
3. 슈미트 트리거 시뮬레이션 수행결과
1. 출력값 확인한 경우
2. 입출력 값 확인한 경우 1. 실험 목적
2. 관련 이론
3. 슈미트 트리거 시뮬레이션 수행결과
4. 시뮬레이션 결과
|
|
|
전자 회로실험 / 박철원 외2인 / 경문사
기초 전기전자공학실험 /
http://cyber.inha.ac.kr/class/stud/note/lec_no_list.asp
시뮬레이션 결과 분석
시정수τ와 주기T와의 관계에대해 생각해보자.
회로1에서의 시정수 τ= RC = 100 × 0.33×
{ 10}^{-6 }
= 33×
{ 10}^{-6 }
|
|
|
전자 오르간 회로를 구성하여, Pspice로 검증한다.
설계 회로 구성
<R=11.5 일 때 440Hz [A4(라)]>
<R=10.3 일 때 490Hz [B4(시)]>
<R=9.8 일 때 520Hz [C5(도)]>
<R=8.6 일 때 580Hz [D5(레)]>
<R=7.8 일 때 640Hz [E5(미)]>
<R=7.2 일 때 690Hz [F5(파)]>
<
|
|
|
나왔고, 출력 신호에 있어 1Vpp 이상의 값이 출력되어야 하는데, 7Vpp 이상으로 출력되었다. 따라서 모든 설계 조건을 만족하였고, 각각의 스위치를 작동시키면서 확인해본 결과 정확한 음이 출력되었다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
실험에서 사용될 DCT143Z 소자가 시뮬레이션 프로그램 상에 존재하지 않아서 Q2N2222를 대신 사용하였기 때문으로 생각된다.
(2) PSpice를 이용하여 <그림 3.6>의 콜피츠 발진기 회로를 구성한다.
(a) 출력의 발진주파수를 측정한다.
회로 구성
<
|
|
메뉴펼치기
