|
시립대 전전설2 A+ 5주차 예비레포트
목차
1. 서론
1.1. 실험 목적
1.2. 배경이론 및 개념
2. 사전 조사
3. In-Lab 실험 내용 및 예상 결과
3.1. 실험 내용
3.2. 예상 결과
4. 참고 문헌
1. 서론
시립대 전자전기공학부 전전설2 A+ 5
|
|
|
시립대 전전설2 A+ 6주차 예비레포트
목차
1. 서론
1.1. 실험 목적
1.2. 배경이론 및 개념
2. 사전 조사
3. In-Lab 실험 내용 및 예상 결과
3.1. 실험 내용
3.2. 예상 결과
4. 참고 문헌
1. 서론
서론 전기전자공학에서의 전자 회로
|
|
|
시립대 전전설2 A+ 7주차 예비레포트
목차
1. 서론
1.1. 실험 목적
1.2. 배경이론 및 개념
2. 사전 조사
3. In-Lab 실험 내용 및 예상 결과
3.1. 실험 내용
3.2. 예상 결과
4. 참고 문헌
1. 서론
서론 전전설2 과목은 현대 사회에서
|
|
|
시립대 전전설2 A+ 8주차 예비레포트
목차
1. 서론
1.1. 실험 목적
1.2. 배경이론 및 개념
2. 사전 조사
3. In-Lab 실험 내용 및 예상 결과
3.1. 실험 내용
3.2. 예상 결과
4. 참고 문헌
1. 서론
시립대학교 전자전기공학부의 전전
|
|
|
시립대 전전설2 Velilog 결과리포트 2주차
목차
1.실험 목적
2.배경 이론
1) Xilinx ISE의 특징
2) Xilinx ISE Design Entry
3) Xilinx ISE Compilation
4) Isim Simulator
5) AND Gate
3.실험 장비
1) 장비
2) 부품
4.실험 결과
1)AND
2) HalfAdder
5.결론 및
|
|
|
시립대 전전설2 Velilog 결과리포트 3주차
목차
1. 실험 목적
2. 배경 이론
1) Gate Primitive modeling
2) Behavioral modeling
3) AND Gate
4) NAND Gate
5) NOR Gate
3. 실험 장비
1) 장비
4. 예상결과
5. 시뮬레이션 결과와 실험 결과의 비교
1) 1bit Fu
|
|
|
시립대 전전설2 Velilog 결과리포트 6주차
목차
1. 실험 목적
2. 배경 이론
1) NAND Gate를 이용한 LATCH
2) NOR Gate를 이용한 LATCH
3) S-R FlipFlop
4) J-K FlipFlop
5) D FlipFlop
6) 데이터 전송 회로 (병렬 데이터 전송)
7) Serial-Input/Parallel-Output R
|
|
|
시립대 전전설2 Velilog 결과리포트 7주차
목차
1. 실험 목적
2. 배경이론
3. 실험장비
4. 시뮬레이션 결과와 실험결과 비교
1) Dynamic 7 Segment
2) PIEZO PIANO
3) Count With PIEZO
5. 결론 및 고찰
1. 실험 목적
시립대 전전설2 Velilog
|
|
|
시립대 전전설2 Velilog 예비리포트 3주차
목차
1. 실험 목적
2. 배경 이론
3. 실험 장비
4. 실험 전 과제
5. 실험 전 응용 과제
6. 참고 문헌
1. 실험 목적
전전설2 Velilog 예비리포트의 실험 목적은 Velilog 시스템의 작동 원리와 성
|
|
|
시립대 전전설2 Velilog 예비리포트 4주차
목차
1. 실험 목적
2. 배경 이론
3. 실험 장비
4. 실험 전 과제
5. 실험 전 응용 과제 Preview
6. 참고문헌
1. 실험 목적
이번 실험의 목적은 비엘리로그(Verilog) 언어를 통해 디지털 회로 설
|
|
메뉴펼치기
