|
전자전기컴퓨터설계실험3(전전설3) 교안 다른 분반 1주차~14주차 A+보장 레포트
목차
1. Introduction
2. Pre-Lab Report
3. References
1. Introduction
전자전기컴퓨터설계실험3, 일반적으로 전전설3으로 알려진 이 과목은 전자 및 전기 회로 설
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 8주차 예비+결과(코드포함) Application_Design_I 7-segment and Piezo_Control
목차
1. 09_post.docx
2. 09_pre.docx
1. 09_post.docx
이번 주차 실험에서는 7-segment 디스플레이와 피에조 드라이버를 제
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board
목차
가. 실험목표
나. 이론적배경
다. Simulation
1)OR gate, XOR gate
2)Half Adder
3)1-bit Full Adder
4)4-bits Ripple Carry Full Adder
라. 결론
마.
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 3주차 예비+결과(코드포함) Verilog HDL
목차
가. 실험목표
나. 이론적배경
1.Verilog HDL 어휘 규칙
2.테스트벤치 모듈
다. Simulation
1. 1-bit Full Adder with primitive modeling method
2. 1-bit Full
|
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 6주차 예비+결과(코드포함) Sequential_Logic_Design_I Flip-Flop, Register and SIPO
목차
1. 07_post.docx
2. 07_pre.docx
1. 07_post.docx
07_post. docx 파일은 Sequential Logic Design I의 Flip-Flop, Register, SIPO(Sin
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter
목차
1. 08_post.docx
2. 08_pre.docx
1. 08_post.docx
08_post. docx는 전자전기컴퓨터설계실험2의 7주차 예비 및
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 9주차 예비+결과(코드포함) Application_Design_II Text-LCD Control.
목차
1. 10_post.docx
2. 10_pre.docx
1. 10_post.docx
10_post. docx는 전자전기컴퓨터설계실험2의 아홉 번째 주차 실험 결과를 정
|
|
|
시립대_전전설2_Velilog_예비리포트_1주치
목차
1. 실험 목적
2. 배경 이론
1) OR 게이트 논리 회로
2) XOR 게이트 논리 회로
3) 반가산기 논리 회로
4) TTL gate의 datasheet
3. 실험 장비 및 부품
1) 장비
2) 부품
4. 실험 방법
1) OR 게
|
|
|
서울시립대학교 통신공학실습 1주차 결과레포트
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds for this Lab
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. Materials(Equipment, Devices) of this Lab
3. Res
|
|
|
서울시립대학교 통신공학실습 1주차 예비레포트
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds for this Lab
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가. Materials(Equipment, Devices) of this Lab
3. Sup
|
|
메뉴펼치기
