|
서울시립대 전자전기설계2(전전설2) 8주차 결과보고서
목차
0. 기본 숙지 사항
1. 실습 1 4-bit up counter의 출력 값 single FND 표시
2. 실습 2 Piezo, 7-segment 설계
3. 실습 3 점을 포함한 8비트 신호의 7-segment 설계
4. 실습 4
5. 실습 5(binary to bcd co
|
|
|
[서울시립대] A+ 전전설1 함수발생기 및 오실로스코프 사용법1 예비+결과 보고서
목차
1.서론
가.실험의 목적
나.실험 이론
2.실험 장비 및 재료
3.실험 방법 및 예상 실험 결과
가. [2-1] Function Generator Agilent 33220A의 매뉴얼을 참조하여
|
|
|
전전설 과목에서 다루는 기본 숙지 사항은 기술 설계 및 구현 과정에서 필수적인 배경 지식과 개념들을 포함한다. 이 과목은 기본적인 전자기학, 회로 이론, 그리고 전자 회로 설계에 대한 이해를 요구한다. 수업이 진행되는 동안 학생들은 전
|
|
|
[서울시립대] A+ 전전설1 [노드해석, 메쉬해석 및 중첩의 정리] 예비+결과 보고서
목차
1.서론
가.실험의 목적
나.실험 이론
2.실험 장비 및 재료
3.실험 방법 및 예상 실험 결과
4.실험 교안에서 지시한 내용
1.서론
전기 회
|
|
|
전전설2) 8주차 사전보고서
목차
0. 기본 숙지 사항
1. 7-segment decoder 설계
2. Dynamic 7-segment 컨트롤러 설계
3. Piezo 컨트롤러 로직 설계
4. 실습 1 4-bit up counter의 출력 값 single FND 표시
5. 실습 2 Piezo, 7-segment 설계
6. 실습 3 점을 포함한 8비
|
|
|
서울시립대 전자전기설계2(전전설2) 1주차 결과보고서
목차
1. 기초회로구현
2. OR게이트 회로 구현
3. XOR게이트 회로 구현
4. 반가산기 회로 구현
5. 전가산기 회로 구현
6. 최종 정리
1. 기초회로구현
1주차 결과보고서에서는
|
|
|
서울시립대 전자전기설계2(전전설2) 2주차 결과보고서
목차
1. 실습1(자일링스 기본 사용법과 AND게이트 작성)
2. 실습2(반가산기 회로 구현)
3. 실습4(반가산기 불러오기를 통한 전가산기 작성)
4. 응용과제(리플캐리 전가산기 작성)
5.
|
|
|
서울시립대 전자전기설계2(전전설2) 2주차 사전보고서
목차
1. PROM, PAL, CPLD, FPGA 차이점과 장단점
2. FPGA가 휘발성이라는 의미는 무슨 의미인가?
3. XC3S200의 최대 논리 게이트 구현 개수는?
4. HBE Combo-2 SE의 입출력 장치와 그 종류 및 특성
|
|
|
서울시립대 전자전기설계2(전전설2) 3주차 결과보고서
목차
1. 실습1 Two-input AND 게이트 설계와 시뮬레이션
2. 실습2 (Gate Primitive를 이용한 AND게이트 설계)
3. 실습3(행위수준 모델링을 이용한 AND 게이트 설계)
4. 실습5(4비트 XOR 게이트 설
|
|
|
서울시립대 전자전기설계2(전전설2) 3주차 사전보고서
목차
1. Verilog HDL과 VHDL의 장단점
2. Verilog에서 다음의 constant의 의미와 실제로 비트로 표현했을 때 어떻게 나타나는지 조사하시오.
3. Verilog에서 wire형과 reg형의 차이점을 조사하시오
|
|
메뉴펼치기
