|
실험값)(20mV/div, 2ms/div)
표2. CC BJT증폭기의 교류해석에 관련된 파라메터들
입력저항
Ri=vs /is
전류이득
Ai = io /is
전압이득
Av=vo /vs
출력저항
Ro=RL(vo\'-vo )/vo
전압변동률
(vo\'-vo )/vo
이론치
18.05k
3.525
0.970
115.9
0.02
※ CE-CC 2단 증폭기 회로-----------------
|
|
|
실험에서 Vin과 Iin을 측정하여 식(15-1)에 대입하면 얻을 수 있다. 에미터 공통 증폭기의 입력 임피던스는 입력 회로에 축퇴 귀환을 시킴으로써 증가될 수 있다.
2. 출력 임피던스
증폭기의 출력 임피던스 Zout은 출력 회로에 가변저항기 Rout을 첨
|
|
|
RC 보다 현저히 클경우에는 부하의 영향이 매을 적을것이며 바이패스 콘덴 서가 없을경우엔 증폭도가 낮으므로 바이패스 콘덴서가 있을 경우에는 이미터 저항을 실효 적으로 단락시켜 증폭도를 높일 것이다. ○ 실험목적
○ 회로도
|
|
|
의 특성을 요약하고, 그 특성을 응용회로 혹은 응용분야를 설명하라.
콜렉터 공통 증폭기는 높은 출력 임피던스를 가지는 전원과 낮은 입력 임피던스를 가지는 부하 사이를 필요로 하는 응용 회로이며 용도로는 임피던스 정합을 필요로 하는
|
|
|
실험을 분석하였다.
1. 제목
1) 실험1. A급 음성 증폭기
2) 실험2: 푸시풀 전력 증폭기
2. PSPICE Simulation
1) 실험1
회로의 전류(111mA)
스피커 전압(885mV)
분석 : 회로의 전류를 구한후 이것을 스피커 양단의 전압을 통하여 스피커의 임피던스를 구하
|
|
|
음성 신호와 반송파의 덧셈이라 한다면, 복조는 변조된 신호로부터 반송파를 빼면 만들어질 수 있다
4. 실험 절차 - PSpice 시뮬레이션
(1) PSpice를 이용하여 AM 수신기의 동작을 확인한다. <그림 4.3>
회로 구성
< 출력파형 >
5. 설계
(1) 규
|
|
|
회로에 그 대책을 강구하고 있다.
⑦ 동상이득이 0이다.
⑧ 주파수 특성이 우수하다.
⑨ offset 전류와 전압이 0이다.
* 참고 문헌
-임헌찬 외, 전기전자기초실험, 복두출판사, 2002.
-네이버 두산백과사전.
-http://blog.naver.com/dhlion?Redirect=Log&logNo=30002
|
|
|
제작해 볼 계획인데 CPU 뿐만 아니라 모든 전자 부품들이 이 장에서 공부한 드모르간의 정리와 부울 대수, 그리고 카르노 맵을 통한 간략화를 통해 이루어져 있다는 것을 알게 되었다. 뭐든 기초가 중요하다는 것을 다시 한 번 깨달았고 한 단
|
|
|
회로를 이용하여 유효 주파수대 신호만을 얻어낼 수 있다.
- 필터회로는 특정 신호를 통과시키고 그 외의 주파수들을 감쇠시키는 회로로써, 원하는 주파수대의 신호만을 이용할 수 있다. 1. 실험목적
2. 실험장비
3. 이론개요
4. 실험순서
|
|
|
실험1 : 반전 증폭기
1) 반전 DC 증폭기
DC 증폭기 회로도
시뮬레이션 결과
분석 : 다음의 회로는 반전 DC증폭기 이다. (-)단자에 전압원이 연결되어있고 이것이 feedback 되므로 반전 증폭기라는 것을 알 수 있다. 이것을 통하여 이 된다는 것을 알
|
|
메뉴펼치기
