|
완전한 D/A변환기이다. D/A변환기에서와 같이 A/D변환기에도 분해능, 비선형성과 같은 Spec이 사용된다. A/D변환기의 또 하나의 중요한 파라미터는 아날로그 입력을 디지털 출력으로 바꾸는데 걸리는 변환시간이다. ■ 실험목적
■ 실험이론
|
|
|
회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트웍텔레콤 정보기술원, 1998.2
5. 집적회로, 이영훈 저, 상학당, 2002
|
|
|
실험을 하게 되어 회로를 제대로 구성 하고서도 이 작동이 맞는지 안맞는지를 확인을 하지 못했다. 그리고 파형을 보면 출력에 파형이 조금씩 쉬프트 되는 현상을 볼 수 있다. 이것은 커패시터에서 용량을 저장하기 때문에 일어나는 현상이다
|
|
|
회로
4)입력과 출력을 동시에 관찰하여 Hysteresis 전압을 측정하시오.
Hysteresis 전압
960mV 대략 1V
● 이번 실험을 통하여 느낀점
일단 이번실험은 제대로 이루어지지 않았습니다. 파라미터값이 제대로 출력되지 않은것이 일단 펑션제네레이터에
|
|
|
회로의 주파수 응답
어떤 물리량(여기서는 주파수 f)이 변할 때 다른 물리량(여기서는 Vo/V)이 peak 값을 가질 때
공진(resonance)이 일어난다고 한다. RLC 직렬공진회로에서 공진은
, 즉 일 때 일어난다.
따라서 공진주파수는
▶ 실험 결과
실험 3-1
|
|
|
실험방법
6. 실험결과
가. 저항 측정데이터
나. 3가지 경우 저항의 측정결과 치
7. 검토 및 고찰
가. 저항측정의 검토 및 고찰
나. 저항의 3가지 측정값에 대한 검토 및 고찰
( 저항 단독 시 , 회로 구성 후 측정값 , 회로완성 시 측정값)
실험규명
|
|
|
회로를 만들면 이 회로가 Thevenin 등가회로 내부에 걸리는 저항 R이다.
→ 전원을 떼어 그 자리를 선으로 이은 후 a-b사이의 저항을 측정하기 위해 위와 같이 회로를 정리하고 DMM으로 저항을 측정하여 R를 구한다.
5.3 실험계획 3.1의 계산값 V와 R
|
|
|
계산하라. 순서 g의 결과와 비교하라. 1.사전 지식
1)반도체
2)진성반도체
3)확산 전류
4)드리프트 전류
5)전류의 방향
2.실험 절차
1)문턱 전압
2)직렬구성
3)병렬구성
4)정논리 AND 게이트
5)브릿지 구성
6)실전 연습
3.분석 및 토의
|
|
|
실험 9 Detection/Protection Circuit 실험
◎ 결과 보고서
실험 1
1-3 : V=8V ,, I=V/R=4.7/19=0.25[A]
1-4 : 전류는 더 많이 흐르고 제너전압이 더 빨리 도달
특정 전류 3)을 확인 V=6V ,, 2V더 빨리 도달
D(4.7v)가 5V로 상승 ( 실험결과 )
2-3 : 시작점 : 22.4V ,, 끝점 : 30V
3-
|
|
|
실험을 통해 확인한다. (2) 전원이 갖고 있는 내부 저항의 영향이 실험 결과에 미치는 영향을 이해하고 실험을 통해 확인한다. 2. 실험 이론
(1) 테브난의 정리
그림 1(a)와 같이 복잡한 선형회로를 그림 1(b)와 같이 하나의 전압원(??? )과 저항(???
|
|
메뉴펼치기
