|
실험이었다. 016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회
|
|
|
회로를 구성한 후 저항기 측정 실험에서는 미지의 저항값의 측정 범위를 조작할 수 있는 실험이다. 이것은 라는 식에서부터 과 의 비율을 달리함으로써 조절할 수 있다.
즉, 미지의 저항의 측정범위가 30㏀이므로 의 값을 1㏀으로 하고 의 값을
|
|
|
전압 0V)
10.5㏀와 66.3㏀을 병렬 연결하면 는 9.065㏀으로 10.5㏀와 크게 차이가 없다. 위의 파형을 보면 66.3㏀을 연결하지 않았을 때의 파형과 크게 차이가 없는 것을 알 수 있었다.
실험 2. A/D converter
《 A/D CONVERTER 회로 구성 》
《 A/D CONVERTER 회로
|
|
|
실험에서 주어진 리플율이 10%이므로 종합하여 정리해보면 C1=10uF 일 때 이를 만족하므로 리플율이 10%가 되게 하는 C1의 값은 10uF 이다.
실험2
(2-1)
회로도
시뮬레이션결과
R1에 걸리는 전압의 그래프
실험2는 Limiting 회로로 정현파가 양의 값일 때
|
|
|
R,L,C의 값이 정확하게 의 값을 갖지는 않을 것
이므로, 멀티미터를 이용해 각 소자의 값을 측정하고 이를 토대로 공진주파수를 구하는
것이 이 실험에 쓰이는 회로의 공진주파수의 값에 가까울 것이다.
이 회로에서 저항 R과 LC공진회로에서
|
|
|
위상차 확인
위와 같은 회로로 구성
저항과 인덕터로 구성된 회로에서 위상차는 저항과 인덕터의 리액턴스크기에 결정됨.
오실로스코프로 관측
저항 전압과 인덕터 전압은 만큼 위상차를 가짐. 실험사진 (오실로스코프 확인)
실험결과
|
|
|
실험과정
1. 주어진 저항값에 대해 그림 회로의 출력주파수와, 듀티비를 계산하여 적는다.
2. 그림 회로에 Ra = 10KΩ, Rb = 100KΩ을 연결한다.
3. t1과 t를 측정하고, 주파수와 듀티비를 구하고 기록한다.
4. 캐패시터(6번 핀) 앵단간의 전압을 관측한
|
|
|
내부저항 같이 엄청 미세한 영향은 배제하면
결과적으로 실험결과는 만족스럽게 잘 나왔다. 이것을 활용하여 다른 로직인 AND, OR, NAND등 여러가지를 구성하는 방법도 생각해 보면 좋을듯하다 1. 실험회로
2. 실험결과
3. 결론 및 토의
|
|
|
ACM이 0이 되어 CMRR값이 무한대가 되지만 실제로는 그럴 수 없게 되는 것이다. 따라서 이 값이 크면 그만큼 증폭률이 좋은 회로임을 알 수 있다 요약문 1
실험내용 2
실험결과 8
문제점 및 애로사항 16
설계프로젝트 진행사항 16
결론 16
|
|
|
전압을 구한 다음 이를 Shockley 방정식에 대입하여 동작점을 알아낸다. 주어진 조건에 맞춰 자기 바이어스의 저항과 전압의 값을 결정하고 실제 회로를 구성하여 드레인-소스 전압과 드레인 전류의 값을 비교하여 본다. 요약문 1
실험내용
|
|
메뉴펼치기
