|
증폭기의 성능을 좋게 하기 위해서는 우선 증폭기에 인가된 바이어스를 DC분석할 때에 VCEQ와 ICQ값을 구할 수 있게 되고 이 값이 VCE(off)와 IC(sat)의 중앙에 위치하여야만 신호가 들어오지 않은 준비상태에서 동작점이 중앙에 위치할 수 있게 되
|
|
|
실험목적
1. 빈브릿지 발진기를 결선하여 특성을 측정하고 고찰한다.
2. 병렬-T 발진기를 결선하여 특성을 측정하고 고찰한다. 실험 38. 연산 증폭기를 이용한 발진기
• 실험 목적
• 선지행 회로망
• 빈브릿지 발진회로
|
|
|
증폭기회로를 실험했다. 상보대칭 푸시풀 증폭기는 고 전력 음성 증폭기의
출력단에 사용되는 회로이다. 실제 스피커에서는 음성코일이
R_{ L }
대신에 부하로 작용한다. 상보대칭 음성증폭기
의 이러한 활용은 이미터 폴로워의 출력임피던
|
|
|
스 공통 증폭기의 실제 실험 회로와 시뮬레이션 결과이다.
시뮬레이션에서는 Vin > Vout 으로 AV가 1보다 작은 결과가 도출되었는데, 결론부터 언급하자면 시뮬레이션의 오류이다. 실제 실험에서는 AV가 1 이상이 되도록 나왔고, 회로가 증폭기
|
|
|
VS -3V 3V 0.01V
Vcc 1 0 15v
Vcc2 2 0 -15v
RC3 0 3 12k
Q1 3 3 4 Q2sc1815
RE1 4 2 1.5k
Q2 6 3 5 Q2sc1815
RE2 5 2 1.5k
Q3 7 9 10 Q2sc1815
RC1 1 7 10k
Q4 8 0 11 Q2sc1815
RC2 1 8 10k
REE1 10 6 1K
REE2 11 6 1K
Vs 9 0 0v
. 전달특성 곡선 1) 차동모드 신호
2) 동상모드 신호
3) 전달특성 곡선
|
|
|
회로
그림 3-2
Q2N3904
VB
VE
VC
VCE
IE(mA)
IC(mA)
IB(μA)
β
결과값
3.29V
2.59V
13.17V
10.58V
3.82
3.79
22.10
171
.49
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[위키피디아 지식백과]
http://e
|
|
|
= sin (@-180)입니다.
< 미분기 회로 >
< 미분기 동작 파형 >
3. 미분기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :5ms 1. 실험 목적
2. 관련 이론
3. 미분기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
Coupling 으로 설정하여야 출력을 확인할 수 있습니다
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :50us 1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
→ +100uA
IB가 100uA일 때 IC가 2mA라 가정하면…
컬렉터 전류 : 2mA → 3mA → 2mA → 1mA → 2mA
VC = VCC - VRL
VRL = ICRL
* 바이어스 방법과 안정화
*이미터 바이패스 캐패시터
* 위상관계
3) 시뮬레이션 결과 1)실험 목적
2)관련 이론
3)시뮬레이션 결과
|
|
|
회로이론, 문운당
윤현민·이형기(1995) : 기초반도체공학
일렉트로닉스 : MALVINO, 대영사
김태중 : 일반전자공학실험, 상학당
이성호·최창규 역 : 전자회로실험, Pearson International Edition 5th ed
조세황(1996) : 최신 전자 회로, 진영사
Greg Parker, 김종
|
|
메뉴펼치기
