|
실험값과 Simulation값을 확인하여 설계의 문제점을 확인한다. 1. 설계 주제
2. 설계 목적
3.사용소자 및 부품
1) C1815 NPN형 TR
2) A1015 PNP형 TR
3) 33k옴저항
4) 15옴저항
5) 470옴저항
4. 설계순서
1) B형 푸쉬풀 증폭기
2) AB형
|
|
|
실험값과 이론값은 아주 아주 큰 차이를 보인다. 어쨌든 이러한 전력 이득은 전류의 증폭에 의한 것이다. 즉, CC 회로는 전류 증폭기이다.
그 동안 해온 실험 중 이번 실험이 가장 짧고 쉽다고 생각했는데, 결과를 분석해 보니 가장 형편없이 실
|
|
|
회로를 전압 플로어(voltage follower)로 동작시키게 한다.
또한 주파수가 증가하여도 이득이 계속 1을 유지하다가 차단 주파수에 도달함과 함께 전압이득을 3dB 떨어뜨리고, 차단 주파수보다 주파수가 증가할수록 이득을 감소시킨다. 이때 이득의
|
|
|
증폭기(Amplifier)를 이용하여서 값을 보정시켜 주고 또한 아날로그 신호를 우리들이 컴퓨터에서 쉽게 확인할 수 있도록 디지털 신호로 바꾸어 주는 Data Shuttle과 이것을 확인할 수 있는 PC가 필요하다. 이렇게 하면 실험은 쉽게 끝이 난다. 하지만
|
|
|
회로 전압 이득 ,
공통-소스 증폭기가 높은 입력 저항, 큰 마이너스 전압 이득, 그리고 큰 출력 저항을 제공한다는 것을 알 수 있다. 물론, 마지막 특성은 전압 증폭기로서는 바람직한 것이 아니다.
3. 실험기기
전원공급 장치 1대
Oscilloscope 1
|
|
|
회로해석
n-channel JFET-depletion 타입의 J2N3819의 특성곡선을 작성한다.
-시뮬레이션 결과
14-10 CS(COMMON-SOURCE) JFET 증폭기
-회로해석
JFET를 사용한 Common Source 증폭회로로서 입력전압에 대한 출력전압의 중폭비를 구해보도록 한다.
-시뮬레이션 결과
|
|
|
회로들이 그림 4에 그려져 있다.
그림 3. AB급 푸시풀 증폭기에서의 동작점과 입출력 파형
그림 4. (a) Transformer를 이용한 AB급 푸시풀 전력증폭기와 (b) complementary symmetry형 AB급 푸시풀 전력증폭기
3. 실험기기
전원공급 장치 1대
오실로스코프 1
|
|
|
TR이 파손되고, → IC파괴된다. → Short-Circuit Protection이 있다.
3. 실험 기계 및 부품
1) 오실로스코프
2) 신호발생기
3) 트랜지스터 : npn 2n3904
4) 가변저항 : 10 KΩ 2개
5) 커패시터 : 10uF 2개
6) 저항 : 22 kΩ, 100 kΩ, 4.7 kΩ, 1kΩ 3개, 470 = , VAR 10 kΩ
|
|
|
증폭기에서 증폭된 신호가 스피커에 최대로 전달되도록 하고 있다.
이와 같은 목적으로 부하 저항
R_2
를 변성하여 전원측 부하 저항
R_1
과 같게 한 회로망을 임피던스 정합 회로망(impedance matching networks)이라 하며 이러한 조작을 정합이라 한
|
|
|
회로의 출력은 항상 0이어야 하나 반대로 연결된 2차측 권선의 위상과 전압의 불균형, 출력전압의 왜곡 및 누설 저항 등에 의해 항상 0 이 되지 않는다. 이것은 LVDT의 선형성을 악화시키기 때문에 제로 조절 장치를 연결하여야 한다.
Ⅲ. 실험
|
|
메뉴펼치기
